cpu设计报告.doc

基于VHDL的8位CPU设计 设计要求 按给定的数据格式和指令系统，运用“数字系统设计”课学得的知识，用vhdl或verilog语言设计一个8位的具有复杂指令的CPU系统。 指令系统 寻址方式： 1.立即数寻址 2.立即地址寻址 3.寄存器直接寻址 r1和r2的状态为00时，为A寄存器；为01时，为B寄存器；为10时，为C寄存器。 4.寄存器间接寻址 当r1或r2中有一处为“11”状态时，就表示这个操作数的地址在C寄存器中。 指令系统： 该机给定的指令系统共有28条指令，各条指令的编码可以是多种多样的。因此还可以扩展该指令系统。 指令的汇编符号 指令的二进制编码 第二字节 MOV r1 r2 0 0 1 1 r1 r2 MOV M r2 0 0 1 1 1 1 r2 MOV r1 M 0 0 1 1 r1 1 1 MVI r1 data 1 0 1 1 r1 0 0 data MVI M data 1 0 1 1 1 1 0 0 data STR address r2 1 1 0 0 0 0 r2 address LDR r1 address 1 1 0 1 r1 0 0 address ADD r1 r2 1 0 0 1 r1 r2 ADD r1 M 1 0 0 1 r1 1 1 SUB r1 r2 0 1 1 0 r1 r2 SUB r1 M 0 1 1 0 r1 1 1 INR r1 1 1 1 1 r1 XX INR M 1 1 1 1 1 1 XX DCR r1 0 0 0 0 r1 XX DCR r1 0 0 0 0 1 1 XX AND r1 r2 1 1 1 0 r1 r2 AND r1 M 1 1 1 0 r1 1 1 COM r1 0 1 0 1 r1 XX SHR r1 1 0 1 0 r1 0 0 SHL r1 1 0 1 0 r1 1 1 JMP address 0 0 0 1 0 0 0 0 address JZ address 0 1 1 0 1 1 0 0 address JCN address 0 0 0 1 1 0 0 0 address JCZ address 0 0 0 1 1 1 1 1 address IN r1 0 0 1 0 r1 XX OUT r1 0 1 0 0 r1 XX NOP 0 1 1 1 0 0 0 0 HALT 1 0 0 0 0 0 0 0 数据通路 计算机的工作过程，可以看成有许多不同的数据流和信号流在机器各部分之间进行传送，数据流所经过的路程就称作数据通路。数据通路不同，指令执行所经过的操作过程也不同，机器的结构也就不一样。本设计的要求的数据和指令都是8位的，所以同时采用并行工作方式和单总线结构。 算术运算类指令对数据通路的要求 完成加法指令：（r1）+（r2）=r1 完成这个指令的基本操作为： 在某个控制信号的控制下，从r1指定的寄存器中取出第一操作数，送入A暂存器暂存起来。 在另一个控制信号的控制下，从r2指定的寄存器中取出第二操作数，送入B暂存器暂存起来。 对算术逻辑运算部件发出的相应的选择信号，使其完成操作码所要求的操作，对两个暂存器内的数进行运算，运算的结果定义在某一个信号控制下送回r1所指定的寄存器。 传送类指令对数据通路的要求 完成的指令为（r2）=r1 在RE的控制下，由r2所给定的编码选择RA0，RA1从寄存器组中读出r2的内容，并由loada送入A暂存器。 选择ALU的控制信号，使暂存器的数据直接通过ALU送入总线BUS，再由WE控制和r1给定的编码选择，将BUS上的数据写入通用寄存器r1中。 完成的指令为（r2）=（（C）） 在RE的控制下，从C寄存器中读出的内容送入MAR。 在RE和r2的控制下，读出r2的内容，经过A暂存器。经过ALU送入总线，然后在CS和XL的配合下，写入MAR指定的内存