D类功率放大器.docVIP

D类功率放大器 摘要：该设计是以FPGA为核心，将输入的正弦信号通过前级放大，由A/D采样转换为数字信号输入FPGA内，再由FPGA通过采样处理、采样输出脉冲实现数字脉宽的调制，输出的PWM波驱动全桥中的大功率MOS场效应管实现功率放大，最后经低通滤波器，重新获得正弦波信号。系统设计是基于FPGA的PWM的D类功率放大，实现全数字控制，效率高，输出功率大，噪声性能好。 关键字：D类功放 脉冲宽度调制 FPGA LPF Low Frequency Power Amplifier Abstract: The design is based on FPGA as core, input sinusoidal signal level before zoom, converted by A/D sampling digital signal input in FPGA, then processed by FPGA through sampling, sampling the output pulse of digital pulse-width modulation, PWM waves output driving high power MOS FET full bridge power amplifier, last through low-pass filter, regain a sine wave signal. System design is based on PWM for class d power amplification of FPGA, realization of digital control, high efficiency, power output, good noise performance. Keywords: Low Frequency Power Amplifier D class power amplifier Pulse Width Modulation FPGA LPF 目录 摘要 1 目录 1 一、引言 3 二、系统方案 3 2.1总体方案论证与比较 3 2.2模块方案论证与比较 3 2.2.1 SPWM调制方案论证与比较 3 2.2.2模数转换方案论证与比较 3 2.2.3滤波器方案论证与比较 4 2.2.4功率放大电路方案论证与比较 5 三、理论分析与设计 5 3.1关于滤波器电感、电容的选择 6 3.2关于A/D芯片及其驱动的选择 6 3.3全桥电路中MOSFET的选择 6 3.4全桥驱动芯片的选择 6 四、电路与程序设计 6 4.1电路设计 6 4.2程序设计 7 五、测试方案与测试总结 7 测量仪器 7 5.1输出功率的测量 7 5.2通频带的测量 7 5.3输入阻抗的测量 7 5.4噪声电压的测量 8 5.5失真度的测量 8 测试结果分析 8 六、设计总结 8 七、附录 9 7.1 AD采样电路 9 7.2光耦隔离电路 10 7.3全桥驱动电路 10 7.4低通滤波器 11 7.5全桥电路 11 7.6程序设计框图 11 7.7部分程序 12 一、引言 传统的A类、B类或AB类低频功放属于模拟功放，直接对模拟信号进行放大，而放大器必须工作在线性放大区，实际转换效率不高，造成极大的能源浪费，同时为了散热又必须加散热片，既占空间又提高成本。基于FPGA的PWM的D类低频功放与之相比，实现全数字在开关状态下工作，效率很高，大大减少了功率损耗，在当今电子行业所追求的体积小、功率低、效率高的趋势下具有广阔的应用前景。 二、系统方案 2.1 总体方案论证与比较 方案一：采用AB类功放。为了避免B类推挽式放大器的交越失真，在两个管之间分别加偏置电压，使其工作在AB类状态下。原理图见图2-11. 图2-11 方案二：采用传统的D类功放。D类放大器是用音频信号的幅度去线性调制高频脉冲的宽度，功率管工作在高频开关状态，通过LC低通滤波器后输出音频信号。由于输出管工作在开关状态，故具有极高的效率。理论上为100%，实际电路也能可达到80%～90% 方案三：采用基于FPGA的PWM的D类功放。同样是采用D类功放，但是考虑到载波的频率应约为200k～500K，普通的模拟电路是无法产生高频率且稳定的锯齿波，然而在FPGA内还可以实现脉宽调制，以及死区控制，全数字脉宽调制。其框图见图2-12。 图2-12 经综合考虑，AB类功放效率实际不高，传统D类锯齿波发生器产生频率不高且不稳，会造成后级脉宽的变化不能真实反映信号的信息，引起输出失真，方案三控制更为方便准确，因此选用方案三。 2.2 模块方案论证与比较 2.2.1SPWM调制方案论