verilog 设计可综合的状态机的指导原则.pptVIP

第13章 设计可综合的状态机的指导原则 同步有限状态机的要素 状态：状态变量，划分逻辑顺序 输出：某一状态时完成的事 输入：进入某个状态的条件 有限状态机类型 米勒型状态机 摩尔型状态机 Mealy 状态机下一个状态 = F(当前状态，输入信号)； 输出信号 = G(当前状态，输入信号)； Moor 状态机下一个状态 = F(当前状态，输入信号)输出信号 = G(当前状态)； 有限状态机FSM标准 FSM要安全，稳定性高 FSM速度高，满足设计的频率高 FSM面积小，满足设计的面积要求 FSM设计要清晰易懂、易维护 有限状态机的图形表示 图形表示：状态、转移、条件和逻辑开关 有限状态机HDL描述 wire、reg,状态编码用reg型 parameter 用于描述状态名称，易读;独热 码好 always: 根据主时钟沿完成同步时序的状态转移 根据信号敏感表完成组合逻辑输出 根据时钟沿完成同步时序逻辑的输出 case/endcase:完成进入每个状态的操作 default：状态变量=‘bx 有限状态机的Verilog描述 定义模块名和输入输出端口； 定义输入、输出变量或寄存器； 定义时钟和复位信号； 定义状态变量和状态寄存器； 用时钟沿触发的always块表示状态转移过程； 在复位信号有效时给状态寄存器赋初始值； 描述状态的转换过程：符合条件，从