数字延迟锁环DLL.docVIP

下载本文档

19
0
约3.52千字
约 2页
2017-06-16 发布于河南
举报
版权申诉

数字延迟锁环DLL.doc

1、本文档共2页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字延迟锁环DLL

数字延迟锁相环DLL 随着FPGA的集成化越来越高,超大规模的FPGA已经不是梦想2002年11月，Xilinx也发布了新的Spartan系列产品， 12月Xilinx对外宣布，将于2003年下半年在IBM位于纽约EastFishkill的12英寸晶圆厂，批量生产90nm的Spartan3系列产品。Spartan-III的系统门级数最高可以达到50M,超大系统在一个芯片上实现已经成为可能,这么大的系统要作到相当稳定就得依赖系统的同步时钟了,但是布局布线难度的成倍的增长,尤其是布线所导致的延迟,虽然有专用的全局时钟通道也难免使系统时钟在传播中产生一定的延迟.为了解决这个问题,XILINX早就在Spartan, Vertex系列的产品中嵌入了数字延迟琐相环(DLL)用于全局时钟的管理. 除了可以消除时钟分配延迟外,DLL还提供了多种时钟域的高级控制.DLL可以产生时钟源的四个正交相位,90,180,270,360度,可以将时钟进行x2,x4,x8,x16等倍频,还可以1.5, 2 ,2.5, 3, 4, 5, 8和16分频. DLL还可以作为时钟镜像反射,通过DLL驱动一个输出到片外然后再反射到片内,来判断板级间的延迟.DLL可以用于修正多个Spartan-II器件之间的电路板级时钟延迟. 为了保证在器件“唤醒”前就建立好系统时钟，DLL可以延迟器件配置过程的结束，直到DLL锁定。 DLL的库符号如下：