静态时序分中的门延时计算.docVIP

1引言 在 HYPERLINK /product/searchfile/584.html \t _blank 集成电路设计过程中，模拟方法是应用最多的验证时序正确与否的手段，然而，模拟方法在微系统 HYPERLINK /product/searchfile/6465.html \t _blank 芯片(SoC)时代正面临严竣的挑战。传统的逻辑模拟方法虽然比较快，但需要输入向量作为激励，给使用带来很多不便；更为严重的是其精度不够高，不能处理SoC时代越来越严重的互连线的耦合电容、 HYPERLINK /product/searchfile/2839.html \t _blank 电感效应。 HYPERLINK /product/searchfile/1053.html \t _blank 电路模拟方法虽然能非常精确地计算SoC时代的各种效应，但其速度太慢，容量也太小。静态时序分析技术通过提取整个电路的所有时序路径，计算信号沿(上升沿或下降沿)在传播过程的延时，然后检查在最坏情况下电路中是否存在建立时间和保持时间不满足要求的器件，从而确认被验证的电路是否存在时序问题。它们又分别通过对最大路径延迟和最小路径延迟的分析得到。静态时序分析不需要输入向量、运行速度快、占用 HYPERLINK /product/searchfile/4072.html \t _blank 内存少，因而成为SoC时代最主要的时序验证手段。延时计算和最长/最短路径分析是静态时序分析的关键。由于互连线结构 [1]对门延时的影响非常大，必须在门延时模型中充分考虑这一因素才能确保静态分析结果的正确性。 广告插播信息维库最新热卖芯片： HYPERLINK /stock-ic/XC9536-15PC44C.html \t _blank XC9536-15PC44C? HYPERLINK /stock-ic/SN74F244DWR.html \t _blank SN74F244DWR? HYPERLINK /icstock/348/IS62C1024L-70Q.html \t _blank IS62C1024L-70Q? HYPERLINK /icstock/647/SS34.html \t _blank SS34? HYPERLINK /stock-ic/HT1622.html \t _blank HT1622? HYPERLINK /stock-ic/88E6050-RJJ.html \t _blank 88E6050-RJJ? HYPERLINK /icstock/142/AQY210EH.html \t _blank AQY210EH? HYPERLINK /stock-ic/KM68V257CJ-15.html \t _blank KM68V257CJ-15? HYPERLINK /icstock/509/MUR3020PT.html \t _blank MUR3020PT? HYPERLINK /icstock/687/TL082CDR.html \t _blank TL082CDR? 本文提出新的Π模型方法，结合了门的等效电容[3]来计算门的延时，我们的方法结合门的互连线负载的拓扑结构和门负载三阶矩求解的方法，采用[4]中提出的等效电容的求解公式，求出门延时计算模型，相比上述两种方法，在静态时序分析中更为合理。 2新的门延时模型 2.1 新的门延时模型 在[4]中， 作者提出了利用Π型的RC模型来近似门的互连线输出负载，同时考虑了负载的屏蔽效应。用该模型等价地计算出门输出驱动点导纳函数前三阶系数。 图1中Y(s)表示准确的RC树的驱动点导纳函数，在s＝0的Taylor展开式表示如下： 将门的输出的RC树的互连线负载等效负载为 Π模型，如图2。 通过Π模型得到的门输出驱动点导纳函数和Y (s)的前三项对比得出： 尽管以往模型能够很好地表示等效的输出驱动点导纳函数，但是利用等效电容计算的门延时结果并不理想， 所以我们提出了新的模型。模型中电容的值也采用门输出驱动点导纳函数和 RC树的驱动点导纳函数前三阶近似相等原理[4] 推出来，设该驱动点导纳函数为Yπ的Taylor展开式： 考虑到互连线金属 HYPERLINK /product/searchfile/294.html \t _blank 电阻的屏蔽效应以及互连线的分布特性，对于模型中的电阻R1而言，如图3所示，需要求RC树的等效电阻，采用的方法是，将分支中的接地电容去掉，而保留串联的电阻，这时电路中的电阻连接主要以节点之间的串并联的形式出现，则等效电阻 Req， 在[4]中，我们可以看到R1 一般取12/25Req，所以我们新的模型，如图4： 2.2 等效电容模型 这样产生我们新的Π