迈向微小化及高整合的捷径--3D IC.docVIP

邁向微小化與高整合的捷徑--3D IC 綜觀電子產品對半導體的需求發展歷程，始終聚焦在小型化、高度整合、高效率、低成本、低功耗、即時上市(Time to Market)等構面的追求。然而在達成這些需求目標的過程中，技術往往不是十全十美，僅能在這些需求中盡力做到最佳化。例如過去的”系統”僅能在Board Level達成(System on Board)，雖然技術門檻較低，可符合整合、低成本與Time to Market等需求，但在小型化與高效率的要求上則必須犧牲；而隨著如手機等可攜式電子產品市場的興起與普及，針對改善小型化與高效率等需求設計的系統晶片(System on a Chip；SoC)技術應運而生系統晶片（SoC）系統晶片（SoC：System-on-a-chip）指的是在單個晶片上集成一個完整的系統，對所有或部分必要的電子電路進行包分組的技術。所謂完整的系統一般包括中央處理器、記憶體、以及週邊電路等。 SoC 是與其它技術並行發展的，如絕緣矽（SOI），它可以提供增強的時鐘頻率，從而降低微晶片的功耗。系統晶片技術通常應用於小型的，日益複雜的客戶電子設備。例如，聲音檢測設備的系統晶片是在單個晶片上為所有使用者提供包括音訊接收端、模數轉換器（ADC）、微處理器、必要的記憶體以及輸入輸出邏輯控制等設備。此外系統晶片還應用于單晶片無線產品，諸如藍牙設備，支援單晶片 WLAN 和蜂窩電話解決方案。然而在面對不同製程技術、微機電技術、光電元件等異質整合的需求時，SoC在Time to Market的要求上至今仍面臨嚴苛的挑戰。 二、系統級封裝(SiP) 系統級封裝SiP是基于發展的封装技，國際封裝大廠Amkor對SiP定義為廣泛來說，系統構裝(System in Package；SiP)涵括了早期的多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬於二維的2D構裝，而MCP、Stack Die、PoP、PiP等則屬於立體的3D構裝；由於3D更能符合小型化、高效能等需求，因而在近年來備受業界青睞。若進一步就互連技術(Interconnection)來看，過去的2D或3D構裝多以打線接合(Wire Bonding)為主，少部分還採用覆晶技術(Flip Chip)，或以Flip Chip搭配Wire Bonding作為與Substrate間的Interconnect。但以Stack Die為例，上層的晶片仍需藉由Wire Bonding來連接，當堆疊的晶片數增加，越上層的晶片所需的Wire Bonding長度則將越長，也因此影響了整個系統的效能；而為了保留打線空間的考量，晶片與晶片間則需適度的插入Interposer，造成封裝厚度的增加。近年來由Intel、IBM、Samsung等公司所研發與順利量產的新互連技術—TSV (Through Silicon Via)誕生，一般將採用TSV互連技術的堆疊稱為3D IC。3D IC應用技術3D IC的技術分類上，可分為三大類，分別是：1.Package Stacking，2.Die Stacking，3.3D IC with TSV 1.Package Stacking Package stacking又可分為PIP (Package in Package)與POP (Package on Package)兩種構裝方式，PIP構裝因使用兩個獨立構裝體以表面黏著方式作堆疊，這樣的堆疊方式，好處在於可提高產品良率。POP則因將構裝體包在裡面，使得構裝後晶片體積較大，且線路較長，這樣的堆疊方式則較難應用於需微型化的晶片。2.Die Stacking Die stacking是將晶片以立體打線電性連接方式做訊號連結的構裝技術。此技術優點是技術成熟、成本低，但因晶片構裝是用打線方式使其範圍侷限於用在晶片周圍連結，雖其電訊傳輸路徑較 package stacking來的短，但在高頻上的應用則會產生限制。3.3D IC with TSV 根據工研院產業經濟與趨勢研究中心(IEK)的定義，矽穿孔電極技術 (Through Silicon Via, TSV)是在晶圓上以蝕刻或雷射的方式鑽孔(Via)，再將導電材料如銅、多晶矽、鎢等填入Via形成導電的通道(即內部接合線路)，最後則將晶圓或晶粒薄化再加以堆疊、結合(Bonding)，作為晶片間傳輸電訊號用之堆疊技術。以製程先後順序，TSV技術又可分為先鑽孔(Vi