arm开发指南外文翻译.docx

河北科技大学理工学院毕业设计外文资料翻译专 业：电子信息工程 姓 名： 刘丹丹学 号：10L0751173 外文出处：/literature/an/wp-aghrdw.pdf附 件： 1.外文资料翻译译文；2.外文原文。指导教师评语：签名：2014年3月 8日ARM系统开发人员指南设计和优化系统软件第一章ARM处理器核心是许多成功的32位嵌入式系统的重要组成部分。你可能拥有一个自己，甚至可能不会意识到这一点！ ARM内核被广泛应用于手机，手持组织者，和许多其他的日常便携式消费类设备。 ARM公司的设计师们在1985年走过了很长的路从第一ARM1原型机。到2001年底超过十亿的ARM处理器已被运往世界各地。ARM公司的成功立足于一个简单而强大的原创设计，现在他们通过不断的技术创新来提高自己。事实上，ARM内核不是一个单一的核心，但整个设计分享相似的设计原理和通用指令集。例如，ARM公司最成功的核心之一是ARM7TDMI。它可提供高达120 Dhrystone的MIPS1，居所周知以其高代码密度和低功耗，因此非常适合移动嵌入式设备。在这第一章中，我们将讨论如何使RISC（精简指令集计算机）的设计理念适应ARM以能够营造出一个灵活的嵌入式处理器。我们现在介绍一个例子嵌入式设备并讨论围绕ARM处理器的典型的硬件和软件技术。1.1 RISC设计理念ARM内核采用的是RISC架构。 RISC是一种设计理念，旨在提供即在单个周期且在一个较高的时钟速度运行简单但功能强大的指令。该RISC理念集中于通过硬件降低执行指令的复杂性，因为它更方便地提供了更大的灵活性和智能的软件而不是硬件。因此，在RISC设计编译器上有更高的要求。与此相反，传统的复杂指令集计算机（CISC）更多地依赖于硬件指令的功能，并因此CISC指令是比较复杂的。图1.1说明了这些重大不同。该RISC的理念有四个主要的设计规则来实现：1、说明-RISC处理器具有指令类的数量减少。这些类提供一种可在一个周期内的每个执行简单的操作。编译器或程序员通过结合几个简单的指令合成复杂的操作（例如，除法运算）。每个指令是一个固定长度的允许管道中的当前指令在译码之前获取未来指令。与此相反，在CISC处理器的指令经常是可变大小的和采取许多周期来执行。2、指令流水线，该处理被分解成可以并行通过管道来执行更小的单元。理想情况下，管道垫款在每个周期的最大吞吐量一步。指令可以被解码在一个流水线级。没有必要为一个指令是由一个小程序称为微码作为上执行CISC处理器。3、寄存器-寄存器RISC上有一个大的通用寄存器组。任何寄存器都可以包含数据或地址。寄存器作为所有数据的高速本地存储器存储。相比之下，CISC处理器有专用寄存器为特定目的。图1.1 CISC与RISC。 CISC强调硬件的复杂性。4、加载存储架构-该处理器上运行保存在寄存器中的数据。独立的负载和存储指令寄存器组和外部存储器之间传输数据。内存访问是昂贵的，所以分离存储器访问从数据处理提供了一个优势，因为你可以使用的寄存器组列出多次的数据项，而不需要多个内存访问。与此相反，具有CISC设计的数据处理操作，可以在存储器上直接作用。这些设计规则允许RISC处理器更简单，因此核心可以操作在更高的时钟频率。与此相反，传统的CISC处理器更复杂且工作在较低的时钟频率。过去二十年的中，然而，RISC和CISC之间的界限已经模糊，因为CISC处理器已实施更多RISC的概念。1.2 ARM的设计理念许多的物理特性有驱动ARM处理器的设计。首先，便携式嵌入系统需要某种形式的电池电量。ARM处理器已被专门设计较小，以降低功耗并延长电池的运行必需的应用，如移动电话和个人数字助理（掌上电脑）。高代码密度是另一个重要的要求，因为嵌入式系统的内存有限，还由于成本或物理尺寸的限制。高代码密度是有用的应用程序，具有有限的板载内存，如手机和海量存储设备。此外，嵌入式系统对价格敏感，使用慢速和低成本的记忆体设备。对于大批量应用，如数码相机，每一分钱都有在设计中予以考虑。使用低成本的存储设备的能产生实质性的节约。另一个重要的要求是，以减少管芯由嵌入式处理器占用的面积。为一个单芯片解决方案，较小的所使用的嵌入式处理器，用于专门的外围设备更多的可用空间区域。由于较少的分立芯片的设计和制造所需要的最终产品，这反过来又降低了设计和制造的费用。ARM已经将硬件调试技术的处理器，使软件工程师可以查看处理器正在执行的代码发生了什么。有了更大的可视性，软件工程师可以速度更快的解决问题，它是直接的影响到市场的时间，降低整体开发成本。ARM内核是因为其主要的制约因素不是纯粹的RISC架构应用程序的嵌入式系统。从某种意义上说，ARM内核的优势在于它不远