移位寄存器 序列信号发生器介绍.ppt

时序逻辑设计与实现 寄存器 移位寄存器 反馈移位寄存器 序列信号发生器 寄存器 寄存器2 移位寄存器 移位寄存器芯片举例 74X194介绍 移位寄存器的扩展 用移位寄存器实现数据检测器 反馈移位寄存器 用反馈移位寄存器实现环行计数器 用反馈移位寄存器实现扭环计数器 用反馈移位寄存器实现扭环计数器续 用反馈移位寄存器实现扭环计数器续 用移位寄存器实现序列信号发生器 用移位寄存器实现序列信号发生器续 用移位寄存器实现序列信号发生器续 用计数器实现序列信号发生器 电子科技大学光电信息学院陈德军 * 定义：共时钟的若干个触发器构成寄存器 常见的触发器和所存器 74X175 4位寄存器 移位寄存器：具有移位特性的寄存器 D Q QN PR CLR D Q QN PR CLR D Q QN PR CLR D Q QN PR CLR CP QD QC QB QA 串行输入 串行输入 并行输出 并行输入 移位寄存器应用类型 串入串出 串入并出 并入串出 并入并出 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA 功能介绍: 1、CLK：时钟，‘194为同步时序逻辑器件； 2、CLR：同步清零控制；低电平有效； 3、s1s0为功能控制操作，具体如下： 功能 s1s0 次态（QD* QB* QC* QA* ） 保持 00 QD QC QB QA 右移 01 QC QB QA RIN 左移 10 LIN QD QC QB 置数 11 D C B A 4、器件左移时，串行输入为LIN，串行输出为QA； 器件右移时，串行输入为RIN，串行输出为QD 74X194 双向并入并出移位寄存器 5、s1s0通过构成多路复用器来实现功能变换 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA Ex1：用’194实现3位移位寄存器 0 1 串入 串出 Ex2：用’194实现8位移位寄存器 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA 1 0 CP 串入 串出 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA Ex3：请用‘194实现“1011”数据检测器 步骤： 1、待检测序列长度为4，所以选择4位移位寄存器； 2、将待检测序列从状态输出中解读出来；（组合逻辑） X为待检测序列， 将之接在串行输入端； 状态输出（并行输出） 即近几个时钟 脉冲内串行输入的值； CP 1 1 0 X F 选择左移 串入端输入为反馈函数F的移位寄存器，叫做反馈移位寄存器； 反馈函数为移位寄存器并行输出（状态输出）的函数； 反馈移位寄存器可以实现一些具有移位特性的状态机； CP 串行输入 串行输出 D Q QN CLK D Q QN CLK D Q QN CLK D Q QN CLK Q0 Q1 Q2 Q3 F（Q0，Q1，Q2，Q3） ex4：用’194实现3位环行计数器 首先看环行计数器的状态机，是不是具有移位特性 100 Q2Q1Q0 010 001 100的次态，可以做如下的分析——010：0由反馈函数而得来；10由环行计数器状态机移位特性而得来 该状态机的移位方向为Q2Q1Q0；其中D2为串行输入端；而Q0为串行输出端 然后选择3位的移位寄存器，并求其反馈函数：反馈函数的输出值其实就是次态串行输入值； F=0 F=0 F=1 然后通过卡诺图求反馈函数表达式； Q2Q1 Q0 F 00 01 11 10 0 1 d 1 0 d d d 0 d F=Q0 CLK CLR S1 S0 LIN RIN A B C D QD QC QB QA CP 1 1 0 然后实现； 串入 串出 ex5：用移位寄存器实现3位扭环计数器（最小成本设计） 000 Q2Q1Q0 001 111 011 100 110 1、选用3位移位寄存器 2、求反馈函数 根据移位特性可知：Q0端为串入；Q2为串出端； 某个状态的反馈函数的输出就等于其次态串入的值； F=1 F=1 F=1 F=0 F=0 F=0 Q2Q1 Q0 F 00 01 11 10 0 1 1 1 d 1 0 0 0 d F=Q2’ 电路图在下页 最小成本设计把未用状态的反馈函数看成任意项；最小风险设计要对未用状态的反馈函数进行讨论 CP 串行输入 串行输出 D Q QN CLK D Q QN CLK D Q QN CLK Q0 Q1 Q2 最小成本设计3位扭环计数器 ex6：用移位寄存器实现3位扭环计数器（最小风险设计） 最小风险设计，要对未用状态进行讨论；讨论的原则为，在不改变移位特性的