第3课 实验7 0809AD转换实验.docVIP

班级 学号 姓名 成绩 教师签字 实验七 0809 A/D转换实验 实验目的 了解ADC0809的工作原理。 了解用扫描方式驱动七段码管显示的工作原理。 了解时序电路FPGA的实现。 学习状态机设计 二、硬件要求 计算机 1台 EDA实验箱 1台 导线若干 三、实验原理 该实验是利用FPGA控制ADC0809的时序，进行AD转换，然后将ADC0809 转换后的数据以十六进制的数据显示出来。 1、ADC0809的管脚功能 ADC0809是8位8通道的逐次比较式AD转换芯片。该芯片管脚如右图所示。芯片引脚及其说明如下： D0－D7（2－8－2－1）：8位双先三态数据线。 ADDA、ADDB、ADDC：通道选择地址。 OUTPUT ENABLE：输出允许控制。 Clock：ADC转换时钟。 Vref＋、Vref－：正负参考电压。 IN0－IN7：8个模拟信号输入通道。 START：AD转换启动信号。 EOC：AD转换结束信号。 ALE：通道地址锁存信号。 2、ADC0809的工作时序：如下图所示。其详细工作过程可查阅其他资料。 3、ADC0809工作流程简介 首先将要转换的ADC0809的地址输出（略，固定），然后产生ALE信号的，在该信号的上升沿，地址被打入ADC0809的地址锁存器，这样就选中了对应的通道。地址产生结束后，便可发出START信号，使ADC0809开始进行AD转换，需要注意的是，在ADC0809转换期间，输入的模拟信号必须稳定，否则可能出现比较大的误差。在地址锁存并且启动转换后，EOC便会呈现低电平，直到AD转换结束，所以FPGA在EOC从低电平变成高电平之前，不能读取ADC的转换数据。在EOC变成高电平之后，FPGA便可将OE信号拉高，这样ADC转换的数据就会呈现在数据线上，FPGA读入该数据后，在8位七段码管上显示出来，这就是整个实验过程的工作流程。 在本实验中利用Cyclone EP4CE10生成一个A/D采样控制器模块，产生上图所示的时序，启动ADC0809工作，读入转化数据，并送给LED显示模块显示。其系统原理框图如下图所示： 8bit转换结果 模拟信号 时序控制信号 8bit转换结果 ADC0809 通道选择 工作时钟 采样控制器模块工作时钟 显示模块工作时钟 系统时钟 系统原理框图 四、实验连线： 1、频率选择单元的CLK1的750KHz的开关档位向右拨，CLK2的375KHz的开关拨向右边。 2、将EP4CE10适配板对应实验平台的右下方的JP160的拨动开关拨在左边CLK位置。 3、数码管下方的JPLED1开关右拨打开，左边的开关全部上拨。 4、将适配板上的JC03插座用20芯排线与实验平台正下方的JC103 IDE-AD/DA插座相连接。 5、用实验导线将AD/DA实验区中的ADCLK孔和频率输出单元的CLK2孔连接起来，将EP4CE10适配板左下角的JTAG口和USB Blaster下载器连接到电脑上。 6、将AD/DA实验区中的INO孔与实验平台右上角模拟电位器的(0-5V)孔相连。 7、将拨动开关SW1拨到下端。将IDE-AD/DA插槽下方的JP165拨到左端。 五、实验部分VHDL代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; --------------- ENTITY AD0809 IS PORT(CLK,EOC: IN STD_LOGIC; ALE_START,OE,A,B,C: OUT STD_LOGIC; D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); LED_W: OUT STD_LOGIC_VECTOR(7 DOWNTO 0); LED_SEL: BUFFER STD_LOGIC_VECTOR(2 DOWNTO 0)); END AD0809; ----------------- ARCHITECTURE A OF AD0809 IS TYPE STATES IS (S0,S1,S2,S3,S4,S5);--ST0：CBA地址