第5章时序逻辑电路.ppt

（3）画电路结构 同步时序逻辑电路的设计（9） 由驱动方程与输出方程，得电路结构。 驱动方程： 输出方程： 同步时序逻辑电路的设计（10） 同步时序电路设计的一般步骤 （1）由设计要求，得状态图 （2）给状态图中的状态编码，求出用代码表示的状态转换图 （3）确定触发器个数，求出触发器次态与电路输出的卡诺图 （4）根据触发器类型，求出状态方程及输出方程 （5）检查电路是否能够自启动，修改无效循环实现自启动 （6）求驱动方程画出电路结构图 同步时序逻辑电路的设计（11） 例2：用D触发器设计一可控的四进制计数器：X=0时为加法计数器，X=1时为减法计数器；C为进位输出。 解： （1）由题意，求状态转换图 0/0 0/0 0/0 0/1 1/1 1/0 1/0 1/0 （2）对状态图中状态编码 00 01 10 11 00 01 10 11 0/0 0/0 0/0 0/1 1/1 1/0 1/0 1/0 同步时序逻辑电路的设计（12） （3）确定触发器个数，求出触发器次态与电路输出的卡诺图 由于计数长度为4，共需2个触发器。由状态图可得次态及输出卡诺图： 00 01 11 10 0 1 01/0 10/0 00/1 11/0 11/1 10/0 01/0 00/0 00 01 10 11 0/0 0/0 0/0 0/1 1/1 1/0 1/0 1/0 （4）求出状态、驱动及输出方程 将次态/输出卡诺图分解为单变量卡诺图，求得各状态方程。 Q1n+1 00 01 11 10 0 1 0 1 0 1 1 0 1 0 Q0n+1 00 01 11 10 0 1 1 0 0 1 1 0 0 1 输出C 00 01 11 10 0 1 0 0 1 0 1 0 0 0 同步时序逻辑电路的设计（13） 驱动方程 输出方程 （5）电路结构 ≥ =1 =1 1 {end} 利用集成计数器实现计数器设计（3） 例1：用74LS169的预置功能实现模7计数 1 × 1 × × × × × 保持原状态 0 × 0 ↑ D C B A D C B A 0 1 1 ↑ × × × × 二进制加法计数 0 0 1 ↑ × × × × 二进制减法计数 同步预置 74LS169功能表 74LS169 解法1：利用计数输出端产生预置信号 将计数器连接成十六进制加法计数器 “0” “0” “1” “1” 0000 0001 0010 0011 0110 0111 0100 0101 1000 1001 1010 1011 1100 1101 1110 1111 从十六个状态中选择七个连续状态，构成模七计数器 “0” “0” “1” “1” 则 设 利用集成计数器实现计数器设计（4） 74LS169 将计数器连接成十六进制加法计数器 “0” “0” “1” “1” “1” “0” “0” “1” 0000 0001 0010 0011 0110 0111 0100 0101 1000 1001 1010 1011 1100 1101 1110 1111 从十六个状态中选择七个连续状态，构成模七计数器 可令 则 当 时， 产生负脉冲 解法2：利用进位输出端产生预置信号 利用集成计数器实现计数器设计（5） 复位法 基本思路 当所需计数长度M小于集成计数器的最大计数长度N时，利用计数器复位功能使计数从“清零”状态开始计数，当计数长度达到M时，利用控制电路使复位控制有效，计数器“清零”又开始新一轮计数。 S0 S1 Si Si+1 SM-1 SN-1 同步清零 异步清零 S0 S1 Si Si+1 SM SN-1 过渡状态 SM-1 利用集成计数器实现计数器设计（6） 例：用74LS90实现模7计数 74LS90功能表 1 0 × × 0 0 0 0 1 0 × × 1 0 0 1 0 ↓ 0 二进制计数 0 0 0 0 ↓ 五进制计数 ↓ 0 0 0 0 ↓ 8421码 5421码 74LS90 设计思路 异步清零 先将芯片接成10进制计数器，然后当计数器计数到状态为 ( 共8个状态) 时，利用异步复位端清零。 利用集成计数器实现计数器设计（7） 1 0 × × 0 0 0 0 1 0 × × 1 0 0 1 0 ↓ 0 二进制计数 0 0 0 0 ↓ 五进制计数 ↓ 0 0 0 0 ↓ 8421码 5421码 74LS90 74LS90 如图所示构成8421十进制计数器，其状态转换图为： 0000 0100 1001 00