在FPGA中进行fifo配置资料.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
今天我们来讨论一下通过Quartus2中的Mega-plugin来配置一个FIFO,这是偏软件的,但是今天我把归为硬件来讲,因为其中有许多是硬件相关联的。 首先我们TOOLS进入配置界面,选择creat a custome megafuction variation,进入第2页然后在左面点开“memory compiler,然后选择FIFO,同时在右边填入自命名的器件名字。点下一步,在这一步中要设置FIFO的数据宽度,FIFO的深度,FIFO的类型(同步FIFO还是异步FIFO,他们的区别后面会说到),这要根据你的实际系统来设置,需要注意的是输出数据与输入数据宽度可以不一样,但是他们的宽度不能随便设置,另外FIFO的深度是2的幂,这里你选择同步FIFO与异步FIFO下一步的设置将不一样,点下一步,如果你前面选择了同步FIFO,那么这一步你需要设置FIFO的握手信号与状态信号有full(满),empty(空),almostfull(几乎满),almostempty(几乎空),Asynchronous clear(异步清零), 如果你选择了异步FIFO,那么在读与写两边就要单独设置,读写两边均有 full, empty, usedwide(使用深度)3个信号,你可以根据你的实际系统来决定需要哪些信号。点下一步设置两个内容,一个是FIFO的输出的两种形式,一种是传统的同步方式,即你在有readreq=1的一个周期后才能读取数取,另一种为show ahead,即为你在readreq=0时,数据口就一直有一个数据,在读取数据时不用等待一个周期。第二个设置就是综合出FIFO是用一般逻辑单元,还是使用专用的M4K块(当然这需要在该器件有M4K块才可以)。点下一步重要是选择速度优先还是面积优先。然后就可以点FINISH了。你的FIFO就配置完成了,你可以到.bdf文件中去调用FIFO模块,也可以在程序中实例化该模块。这样你就成功的在你的系统中应用了FIFO!!!

文档评论(0)

0520 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档