- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA上机报告(白云方)
实验报告
课程名称:可编程器件技术原理与开发应用
院 (系): 信息与控制工程学院
专业班级: 电子1201班
姓 名: 白云方
学 号: 120640125
指导教师: 魏蕊
2015 年 1 月 7日
编码器
程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY pri_coder8_3 IS
PORT( I : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
EI : IN STD_LOGIC;
A : OUT STD_LOGIC_VECTOR(2 DOWNTO 0);
GS,EO : OUT STD_LOGIC);
END pri_coder8_3;
ARCHITECTURE behave OF pri_coder8_3 IS
BEGIN
A(2)=EI OR (I(4) AND I(5) AND I(6) AND I(7));
A(1)=EI OR (I(2) AND I(3) AND I(6) AND I(7))
OR ((NOT I(5)) AND I(6) AND I(7))OR ((NOT I(4)) AND I(6) AND I(7));
A(0)=EI OR ((NOT I(2)) AND I(3) AND I(5) AND I(7))
OR (I(1) AND I(3) AND I(5) AND I(7))
OR ((NOT I(4)) AND I(5) AND I(7)) OR ((NOT I(6)) AND I(7));
GS=EI OR (I(0) AND I(1) AND I(2) AND I(3)
AND I(4) AND I(5) AND I(6) AND I(7));
EO=EI OR (NOT (I(0) AND I(1) AND I(2)
AND I(3) AND I(4) AND I(5) AND I(6) AND I(7)));
END behave;
仿真图
译码器
程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY decoder3_8 IS
PORT( I : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
A : IN STD_LOGIC_VECTOR(2 DOWNTO 0);
G1 : IN STD_LOGIC;
GA : IN STD_LOGIC;
GB : IN STD_LOGIC);
END decoder3_8;
ARCHITECTURE dataflow OF decoder3_8 IS
BEGIN
PROCESS(G1,GA,GB,A)
BEGIN
IF(G1=0 OR GA=1 OR GB=1)THEN
I
ELSIF(G1=1 AND GA=0 AND GB=0)THEN
CASE A IS
WHEN 000=I
WHEN 001=I
WHEN 010=I
WHEN 011=I
WHEN 100=I
WHEN 101=I
WHEN 110=I
WHEN OTHERS=I
END CASE;
END IF;
END PROCESS;
END dataflow;
仿真图
3.数值比较器
程序
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY cmp_4 IS
PORT( A,B : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
YA,YB,YC: OUT STD_LOGIC);
END cmp_4;
ARCHITECTURE behave OF cmp_4 IS
BEGIN
PROCESS(A,B)
BEGIN
IF(AB)THEN
YA=1;YB=0;YC=0;
ELSIF(AB)THEN
YA=0;YB=1;YC=0;
ELSE
YA=0;YB=0;YC=1;
END IF;
END PROCESS;
END behave;
仿真图
4.多路选择
文档评论(0)