第2章 FPGA—CPLD.pdfVIP

下载本文档

10
0
约1.06万字
约 21页
2017-06-19 发布于河南
举报
版权申诉

第2章 FPGA—CPLD.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第2章 FPGA—CPLD

第2章 FPGA/CPLD器件第2章 FPGA/CPLD器件 PLD的集成度分类 PLD 可编程逻辑器件（）简单PLD 复杂PLD PROM PLA PAL GAL CPLD FPGA 一般将GAL22V10 （500 门~750 门）作为简单PLD 和高密度PLD 的分水岭 PLD的发展当前主流的PLD器件 ◆ 1985年，美国Xilinx公司推出的现场可编程门阵列（FPGA，Field Programmable Gate Array ） ◆ CPLD （Complex Programmable Logic Device ），即复杂可编程逻辑器件，是从 EPLD改进而来的。 2.2 PLD的基本原理与结构与或阵列PLD器件的原理结构图与或阵列PLD器件的原理结构图 B A0A1A2 A0A1A2 Bn1 Bn A1A 0 任何组合电路都可表示为其所有输入信号时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。的最小项和的形式。 2.4 CPLD的原理与结构 CPLD器件的结构宏单元（Marocell) 可编程连线阵列（PIA) I/O控制块 CPLD器件 CPLD器件 产品  Altera的MAX7000，MAX3000系列（EEPROM工艺）  Xilinx的XC9500系列（Flash工艺）  Lattice,Cypress的大部分产品（EEPROM工艺） 下面以Altera公司的MAX7000系列介绍之。典型CPLD器件的结构（1）宏单元（3 ）可编程连线阵列（2 ）I/O控制块 MAX 7000S器件的内部结构一、宏单元一、宏单元 CPLD 的逻辑宏单元主要包括与或阵列、触发器和多路选择器等电路，能独立地配置为组合或时序工作方式。 MAX 7000S器件的宏单元结构一、宏单元一、宏单元（1）共享扩展项（Shareable Expanders）每个宏宏单元的单元提乘积项供一个局部连线