在系统可编程技术与应用第二章GAL.ppt

24 第二章 可编程逻辑器件原理与应用 2.1 可编程逻辑器件的表示法、基本结构 2.2 可编程只读存储器PROM 2.3 可编程阵列逻辑器件PAL 2.4 通用阵列逻辑器件GAL 2.4 通用阵列逻辑器件GAL 2.4.1 GAL的基本结构 2.4.2 GAL输出逻辑宏单元OLMC 2.4.3 结构控制字 2.4.4 阵列行地址图 2.4.5 GAL器件的特点 2.4.1 GAL的基本结构 通用阵列逻辑GAL （General Array Logic） 采用E2CMOS工艺，具有电擦除、可重复编程和可加密等特点。 GAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）。 GAL与PAL相比，在结构上的显著特点是输出采用了宏单元（OLMC）。也就是说，PAL可编程与阵列是送到一个固定的或阵列上输出的，而GAL可编程与阵列则是送到OLMC上输出的。 通过对OLMC单元的编程，GAL能满足更多的逻辑电路要求，从而使它比PAL具有更多的功能，设计也更为灵活。 GAL器件型号定义和PAL一样根据输入输出的数量来确定。 目前常用GAL器件有GAL16V8和GAL20V8两种，其基本电路结构大致相同，只是器件引脚数和规模不同而已，它们能仿真所有的PAL器件。 GAL16V8中16表示器件的输入端数量，8表示输出端数量，V表示输出形式可以改变的普通型。 2.4.2 GAL输出逻辑宏单元OLMC GAL输出逻辑宏单元OLMC的组成： 一个或门 一个异或门 一个D触发器 四个数据选择器MUX 输出数据选择器(OMUX)、 乘积项数据选择器(PTMUX) 三态数据选择器(TSMUX) 反馈数据选择器(FMUX) 一些门电路组成的控制电路。 输出逻辑宏单元对AC1(n) 和AC0进行编程决定PTMUX、TSMUX、OMUX和FMUX的输出，共有5种工作模式： 专用输入 专用组合输出 反馈组合输出 时序电路中的组合输出 寄存器输出 8个宏单元可以处于相同的模式，或者有选择地处于不同模式。 2.4.3 结构控制字 GAL16V8结构控制字共82位，每位取值为“1”或“0”。 XOR(n)和AC1(n)字段下的数字对应各个OLMC的引脚号。 同步位SYN： SYN=1，GAL器件具有纯粹组合型输出能力； SYN=0，GAL器件具有寄存型输出能力。 在OLMC(12)和OLMC(19)中，SYN替代AC1(n)，SYN替代AC0作为FMUX输入，以维护与PAL器件的兼容性。 结构控制位AC0： 只有一位，它为8个OLMC所共有，和各个 OLMC(n)中的AC1(n)配合，控制四个数据选择器。 结构控制位AC1： 共有8位，每个OLMC(n)有各自的AC1(n)，n代表OLMC的输出端编号。对于GAL16V8来说，n取12~19中任意一个数。 极性控制位XOR(n)： 有8位，每个OLMC(n)有各自的XOR(n)。通过OLMC里的异或门来控制每个OLMC的输出极性。 XOR(n)=0，输出信号O(n)低有效； XOR(n)=1，输出信号O(n)高有效。 乘积项（PT）禁止位： 共有64位，分别控制与阵列的64个乘积项（PT0~PT63），以屏蔽某些不用的乘积项。 与阵列编程由乘积项禁止位PT来完成。 输出工作模式由SYN、AC0和AC1 (n)决定。 输出极性由极性控制位XOR(n)决定。 2.4.4 阵列行地址图 GAL的逻辑功能、工作模式都是靠编程来实现的。编程时写入的数据按行安排，GAL16V8共分64行，供用户使用的有36 行。 图2-44表示GAL16V8编程单元的地址分配和功能划分情况，因为它并不是实际的空间布局图，所以称为行地址图。 GAL16V8行地址图 行地址0~31 对应与阵列的32个输入，每个行地址单元有64位，对应与阵列的64个积项。 行地址32 是器件的电子标签字，也有64位，供用户存放各种备查信息。如用户或厂家代码、器件编程数据、编程器识别码和模式识别码等信息。用户可以在任何时间读出标签数据，与下述保密单元的状态无关。 行地址33~59 保留给制造厂家使用的地址空间，用户不能使用。 行地址60 结构控制字，共有82位，用于设定8个OLMC的工作模式和64个乘积项的禁止。 行地址61 保密单元，只有一位。该位一旦被编程，对与阵列的任何访问都无效，它可防止对与阵列的再次编程和检验，从而实现对电路设计结果的保密。这个单元只能在整体擦除时和阵列一起擦除，当然它不影响电子标签单元的读出。 行地址63 整体擦除位，只有一