实验一：基于原理图的十进制计数器.ppt

实验一：基于原理图的十进制计数器设计 实验操作指南 实验目的 1、熟悉和掌握ISE Foudation软件的使用； 2、掌握基于原理图进行FPGA设计开发的全流程； 3、理解和掌握“自底向上”的层次化设计方法； 4、温习数字电路设计的基础知识。 实验原理 完成一个具有数显输出的十进制计数器设计。 十进制计数器 七段数码管显示译码器 使能控制端 时钟端 异步清零端 FPGA 1. 七段数码管译码器的设计 七段数码管属于数码管的一种，是由7段二极管组成。 按发光二极管单元衔接方式分为共阳极数码管和共阳极数码管。本实验使用共阳数码管。它是指将一切发光二极管的阳极接到一同构成公共阳极(COM)的数码管。共阳数码管在应用时应将公共极COM接到电源VCC上，当某一字段发光二极管的阴极为低电平相应字段就点亮，当某一字段的阴极为高电平相应字段就不亮。 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 数码 输入 输出 对应码(h) A3 A2 A1 A0 A B C D E F G 0 0 0 0 0 0 0 0 0 0 0 1 81 1 0 0 0 1 1 0 0 1 1 CF 2 0 0 1 0 0 0 1 0 0 92 3 0 0 1 1 0 0 0 0 1 86 4 0 1 0 0 1 0 0 1 1 CC 5 0 1 0 1 0 1 0 0 1 0 0 A4 6 0 1 1 0 0 1 0 0 0 0 0 A0 7 0 1 1 1 0 0 0 1 1 1 1 8F 8 1 0 0 0 0 0 0 0 0 0 0 80 9 1 0 0 1 0 0 0 0 1 0 0 84 A 1 0 1 0 0 0 0 1 1 0 0 88 b 1 0 1 1 1 1 0 1 0 0 0 E0 C 1 1 0 0 0 1 1 1 0 0 1 B1 d 1 1 0 1 1 0 0 0 0 1 0 C2 E 1 1 1 0 0 1 1 0 0 0 0 B0 F 1 1 1 1 0 1 1 1 0 0 0 B8 表2-1 七段字符显示真值表 采用“最小项译码器+逻辑门”的方案 最小项译码器输出能产生输入变量的所有最小项，而任何一个组合逻辑函数都可以变换为最小项之和的标准形式，故采用译码器和门电路可实现任何单输出或多输出的组合逻辑函数。 当译码器输出低电平有效时，一般选用与非门；当译码器输出高电平有效时，一般选用或门。 本实验可以采用ISE软件自带的“Decoder”库中的4线-16线译码器D4_16E（带使能端，输出高电平有效）和“Logic”库中的16输入或门OR16。 seg7A seg7 2. 十进制计数器的设计 调用ISE软件自带的“Counter”库中的十进制计数器CD4CE。 CD4CE是一个同步十进制器，输入有异步清零控制端CLR、工作使能控制端CE和时钟输入端C，输出有BCD码计数值输出端Q3~Q0，进位输出端TC和输出状态标志位CEO。 Seg7cnt10 3. 基于原理图的自底向上的设计流程 本实验为完成设计，采用了自底向上的设计流程。自底向上设计是一种设计程序的过程和方法，是在设计具有层次结构的大型程序时，先设计一些较下层的程序，即去解决问题的各个不同的小部分，然后把这些部分组合成为完整的程序。 自底向上设计是从底层（具体部件）开始的，实际中无论是取用已有模块还是自行设计电路，其设计成本和开发周期都优于自顶向下法；但由于设计是从最底层开始的，所以难以保证总体设计的最佳性，例如电路结构不优化、能够共用的器件没有共用。 实验设备 1、硬件设备 （1）计算机； （2）【红芯电子】RCXQ208_V5 FPGA开发板 ； （3）USB连接线（接头1扁1方）； （4）开发板适配电源； 【红芯电子】RCXQ208_V5 FPGA开发板 实验板上的四位一体共阳极数码管 实验板上的数码管电路 实验内容 1、新建一个工程，为工程命名、指定存储路径和目标芯片等。建议同学们为每个工程都创建一个文件夹，并集中在一个文件夹进行管理。建议工程名、路径名中不要使用中文。 2、为工程新建一个原理图文件，可命名为seg7A。采用“最小项译码器+逻辑门”的方案，调用ISE自带的元件符号，按图2-2所示绘制好数码管A段LED的驱动逻辑电路。并生成原理图模块符号，以便后面调用。 器件属性选择 3、在资源管理区将“Sources for”设置为“Behavioral Simulation”，然后在任意位置单击鼠标右键，在弹出的菜单中选择“New Source”命令，然后选中“Test Bench WaveForm”类型，输入文件名为“si