第3节 数据类型(2014版).pdfVIP

第三章 数据类型 要求设计实体中的每一个常数、信号、变量、函数以及设定的 各种参量都必须具有确定的数据类型，并且相同数据类型的量才 能互相传递和作用。  预定义的数据类型  用户定义的数据类型  子类型  数组  端口数组  记录类型  有符号数和无符号数  数据类型转换 1 3.1 预定义的数据类型 指在IEEE 1076和IEEE 1164标准中预先定义的一 系列数据类型，可以在包集/库中找到。  std库的standard包集：BIT、BOOLEAN、INTEGER、REAL数 据类型；  ieee库的std_logic_1164包集：STD_LOGIC、STD_ULOGIC 数据类型;  ieee库的std_logic_arith包集：SIGNED、UNSIGNED数据 类型;数据类型转换函数 conv_integer(p),conv_unsigned(p,b)等；  ieee库的std_logic_signed和std_logic_unsigned包集： 一些函数，将STD_LOGIC_VECTOR类型数据进行类似SIGNED、 UNSIGNED类型数据的运算； 2 1) BIT （位，表示一位的信号值，位值为 ‘0’ 或 ‘1’ ）和BIT_VECTOR （位矢量，表示一组位 数据）。  声明： SIGNAL X: BIT； SIGNAL Y: BIT_VECTOR (3 DOWNTO 0); SIGNAL W: BIT_VECTOR (0 DOWNTO 3); 注意：最高位MSB （Most Significant Bit ）的顺序！  赋值： X ‘1’; 单引号！ Y “1001”; 双引号！ 3 2) STD_LOGIC和STD_LOGIC_VECTOR： 这两者是IEEE 1164标准中引入的8逻辑值系统。 std_logic_vector类型是由 std_logic 构成的数 组。定义如下： type std_logic_vector is array(natural range) of std_logic; 赋值的原则：相同位宽，相同数据类型。 定义8种数字逻辑值的原因： 由std_logic 类型 代替 bit 类型可以完成电子系统的精确模拟，并可 实现常见的三态总线电路。 4 两个或以上数字逻辑电路的输出端连接到同一个节点时 （称为“线与”现象！），节点的电平该如何取值？典型案例： 总线！ A 1 Y1 节点的电平取值取决于： EN1 EN • 两者或多者当前的输出电平值； 总 • 两者的驱动能力强弱。 B 1 Y2 驱动能力强的电路可以将节点电平 EN2 EN