如何利用有效LDO为亚微米CMOS负载供电.pdf

/ 如何利用有效的LDO 为亚微米CMOS 负载供电 作者：Bob Nguyen ，美国国家半导体公司 在当今几乎每一台电子设备中，至少都有一块数字集成电路。诸如便携式手机、超声机械、 服务器和工业控制系统之类的各种应用都采用数字集成电路来处理数据。在数字集成电路— 如微处理器、DSP 、FPGA 和 ASIC—领域的一个强劲趋势就是遵循摩尔定律发展：在集成 电路上的晶体管的数量大约每两年翻一番。在过去的几十年当中，人们一直在努力缩小几何 尺寸(工艺节点) ，它已经从上世纪80 年代末的1000nm，被依次缩小为600nm、250nm、130nm、 90nm 和65nm，现在的45nm 工艺节点容许半导体制造商把更多的晶体管集成到相同面积的 芯片之中。更多的晶体管意味着在相同的空间中，你获得了更多的功能或改良的性能，但是， 一切都要进行折衷。 为数字集成电路供电引出的问题 把工艺尺寸缩小之后，在芯片中就集成了更多的晶体管，处理速度也更快，从而意味着所消 耗的功率越大。为了克服这种对功率如饥似渴的折衷所带来的问题，数字集成电路都降低了 它们的内核工作电压。处理器的功耗由下列方程给出： 消耗的功率= c*V2 *f + V*ILEAK 其中，c是电容，V是内核供电电压，f是频率而I 2 LEAK是泄漏电流。第一项cV f是动态功率， 而第二项VILEAK是静态功率。随着处理器频率的提高，要如上述方程所示的那样，进一步降 低内核电压偏差或处理器的功耗。 需要更多的电压轨 然而，目前减轻已提高的功耗问题需要在系统中提供另一个电压轨。几年以前，我们采用标 准 5V 和 3.3V 的电压轨，但是，随着内核电压越来越低，我们需要越来越多的电压轨，如 2.5V 、1.8V、1.5V、1.2V 和1V 的电压轨。对于如此多的电压轨来说，电源的启动和关闭就 变得越来越重要。一些数字集成电路在数据表中给出了各种要求或嵌入了各种推荐，规定电 源电压必须在给定的时间段被达到一个确定的数值，从而具有单调的上升和/或跟踪I/O 。如 果不容许的话，不适当的电源启动和关闭可能导致闭锁及各种可靠性问题。 数字集成电路的另外一个显著特点是其不断变化的负载电流要求。当大量的数据需要处理 时，数字集成电路需要—与处理低级任务或在待机/冬眠模式中相比—消耗更大的功率。当 为这些处理器设计一个电源时，其中一个重要指标就是负载瞬态响应。负载瞬态响应说明电 源输出电压如何对负载电流的突然变化作出反应。输出电压的瞬态行为常常在数据表中以典 型波形的形式被显示出来。电压的上冲/下冲越小就越好。 / 采用高效的开关调节器，还是低噪声线性调节器？ 我们已经确定了一些常见的数字集成电路及处理器的电源需求(更低的输出电压、合适的启 动、良好的负载瞬态响应) ，现在是时候在开关调节器或线性调节器之间作出抉择了。当效 率是最高优先考虑时，要采用开关调节器。根据元器件的选择和工作条件，开关调节器能够 拥有90% 以上的效率。 当低噪声和上市时间中的任意一个是最高优先考虑时，要采用线性调节器。线性调节器是“比 较安静”的电源，因为它们不是基于开关拓扑。线性调节器比开关调节器的使用更方便，所 需要的外部元器件更少；因为它不需要电感器，所以，不需要复杂的计算以确定合适的输出 滤波器的元器件数值。线性调节器的一个子类是低压差线性调节器(LDO)，它的输入与输出 之间的电压差比标准的线性调节器要更低。 为什么数字集成电路要采用低输入的LDO ？ 低输入LDO 是为数字集成电路供电的伟大的解决方案，它们提供低噪声的输出电压、合适 的启动电压和良好的负载瞬态响应。低输入LDO 被设计为提供一种低的输出电压并提高系 统的效率。线性调节器的效率近似为： η = V /V LINEAR REG OUT IN 其中，VOUT是线性调节器的输出电压，而VIN是线性调节器的输入电压。较低的数字集成电 路内核电压确定输出电压(VOUT) 。作为一个例子，让我们看看如何利用标准的线性调节器把 一个3.3V的输入电压调低为1V的电压，其效率为30% (1V/3.3V) 。 从上述方程可见，降低VIN将提高效率。通过利用较低的VIN进行电源转换并用一个独立的偏 置轨为内部电路供电，提供一个偏置轨的低输入LDO可以改善效率。图 1 所示为低输入、 低输出、低压差线性调节器LP38853 的内部方框图。IN引脚的电压被施加到内