微处理器段高速缓存器加载算法及设计.pdfVIP

维普资讯 ISSN清华太学学报 (自然科学版)2001午 第4l卷 第 7期 — — 28／34 CN 11-2223／N JTs~nghuaUnN (Sci＆Tech)，2001．Vo[41，No．7 l02 105 微处理器段高速缓存器加载算法及设计 李树 国． 词润德， 羊性滋 (清毕大学 檄电子所 ．北京 10008~) 摘 要 ：段高速瑷存器加载是徽处理器僳护方式下多任务 有我国自主版权支持保护方式的微处理器具有重大 调度、虚拟段式存储器管理及指夸集使巨额度较高的都苛。 的意义和必要性 。段高速缓存器加载算法已用于 自 文中探讨了段高速缦存嚣加载的数据结构和定义，给出了保 主版权的微处理器 THP(tsinghuaprocessor)的虚 护方式下震高速瑷存器加载算法，提出了用于段高速鹱存嚣 拟段式存储器L 管理、多任务调度和高特权级系统 加栽 的保护剥试单元 的细胞群结构 。最后，甩 EDA 工具 调用。 SYNOPSYS对段高速缦存器加栽算击的懒程序和段高速缦 牟嚣加戴的保护涮苗单元RTL缎的VHDL描述进行 了综 1 段高速缓存器加载的数据结构及定义 畚与仿真．验证了其设计的正确性与有救性。 支持保护方式段高速缓存器加载的数据结 关键词：段高速缦存嚣；描进符；选择子 细胞；保护测试 构]3,4-是选 择子 selector、存储段 ／系统段描述符 单元 Descriptor、全局描述符表 GDT(globaldescriptor 中图分类号：TP3681 table)、局部描述符表 LDT(1ocaldescriptortable)， 文章编号：1000～0054(2001)07—010a一04 文献标识码 ：A 全 局描 述符 表 寄存 器 GDTR (globaldescriptor register)和 局 部 描 述 表 寄 存 器 LDTR (1ocal Design ofm icrOpr0cessOrsegment descriptorregister)等 基于这些结构 ，处理器能实 cacheloading 施保护方式下的段高速缓存器的加载。 LIShuguo，ZHOURur~le．YANGXingzi 1．1 描述符定义 (InstituteotM ier0eletr0nits． 嵌入式微处理器 THP采用段式存储器管理 ， TsinghttaUniversity，Beijingl00084-ChinB) 每段的控制信息用连续的8byte来表示，这 8byte 称为描述符。描述符分两类，一类称作一般的存储段 描述符，它包括代码段描述符、数据段描述符 另一 类称作系统段描述符，