第3章-组合逻辑电路概要.ppt

第3章 组合逻辑电路 数字逻辑电路按其逻辑功能的不同特点一般可分为两类：组合逻辑电路和时序逻辑电路 。 组合电路的一般电路结构如下图所示。 组合逻辑电路的特点 在组合逻辑电路中，电路在任一时刻的输出信号仅仅决定于该时刻的输入信号，而与电路原有的输出状态无关。 从电路结构上来看，组合逻辑电路的输出端和输入端之间没有反馈回路。组合电路中不会包含具有记忆能力的部件，通常指的就是不会包含触发器。 3.1 用传统方法分析和设计组合 逻辑电路 3.1.1 组合逻辑电路分析 2. 组合逻辑电路分析步骤 组合逻辑电路的分析，通常按以下步骤进行： (1)由给定组合逻辑电路的逻辑图，从输入端开始，依据各逻辑门的逻辑功能逐级写出逻辑函数表达式，直至写出输出端的逻辑函数表达式； (2)将已得到的输出函数表达式简化成最简与或表达式，或视具体情况变换成其它适当的形式； 3. 分析举例 【例3-1 】分析图3-2所示电路的逻辑功能。 第一步 逐级写逻辑函数表达式 第二步 简化为最简与或表达式 第四步 概括逻辑功能。由真值表可以归纳出：当输入A、B、C中的1的个数小于两个时，输出P为1，否则为0。 解 第1步： 逐级写逻辑函数表达式 第2步：简化为最简与或表达式 第4步：总结电路的逻辑功能。由真值表可知，仅当输入A，B，C全为0或全为1时，输出F才为1；否则F为O。即，当3个输入变量的值完全一致时，输出为1，否则输出为O。因此，通常称该电路为“不一致电路”。 3.1.2组合逻辑电路设计 1. 组合逻辑电路设计任务 2. 组合逻辑电路设计步骤 组合逻辑电路设计的一般步骤如下： 3. 设计举例 【例3-3 】表决提案时多数赞成，则提案通过，试用与非门设计一个三人表决器电路。 解 (1)定义输入、输出变量，并列真值表： 设输入变量为A、B、C分别表示三个参与表决者是否赞成； 设输出变量为P表示提案是否通过， 根据题意可列出真值表，如表3-3所示。 表3-3 例3-3的真值表 (2)根据真值表写出输出的最简与—或表达式，并变换成与—非表达式： 利用图3-4所示卡诺图，求输出P的最简与—或表达式：P = AB+BC+AC 对上式两次求反，变换表达式为与非—与非表达式 (4)实验验证： 按图3-5所示搭接好电路，再根据真值表逐行设置输入变量A、B、C，并测量对应的输出P值，若完全吻合，则得以验证。因本例无特殊要求，选用TTL器件或CMOS器件均可。到此，设计完成。 本例中，若要求用或非门和与或非门来设计表决电路，则需要从卡诺图得到最简或与表达式，再适当变换表达式即可。 3.2 常见中规模组合逻辑电路 3.2.1 编码器 CT74148的功能特点： ①编码输入 ～ 低电平有效，编码输出 ～ 为反码输出； ②编码输入 ～ 中，按脚标数字大小设置优先级， 的优先级最高，依次降低， 的优先级最低。 ③控制输入端(选通输入端) 的功能是：只有在 =0的前提下，编码器才能正常编码，若 =1，则表明该芯片未被选中，编码输出 、 和 全部为1； ④选通输出端 和 扩展端主要用于功能扩展，其功能是：当 =1时，无论编码输入 ～ 为何值，则始终有 = =1，表明本编码器芯片不接收编码输入。 当 =0时，若无编码输入(即 ～ 全部为1)，则输出 、 和 全部为1，且 =0， =1，表明本编码器芯片可接收编码输入，但不编码，可允许低位芯片编码。 当 =0时，若有编码输入(即 ～ 不全为1)，则 、 、 按输入优先级有相应的编码输出，且 =1， =0，表明本编码器芯片正在编码，不允许低位芯片编码。 “译码”是编码的逆过程，即将输入的二进制代码还原成事先规定的，具有特定意义的输出信号或另一种形式的代码，是将二进制代码的原意“翻译”出来的过程。能够完成译码功能的电路称为译码器。常见的译