三输入多数表决器图设计.docxVIP

集成电路版图设计 课程设计报告 课题名称： 三输入多数表决器 姓名： XXXX 学号： 班级： 电子科学与技术 班 1.概述 集成电路是一种微型电子器件或部件。它是采用一定的工艺，把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起，制作在一小块半导体晶片上，封装在一个管壳内，执行特定电路或系统功能的微型结构；这样，整个电路的体积大大缩小，且引出线和接点的数目也可控制、大为减少，从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。目前，集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。 在整个集成电路设计过程中，版图设计是其中重要的一环。它是把每个原件的电路表示转换成集合表示，同时，元件间连接的线也被转换成几何连线图形。对于复杂的版图设计，一般把版图设计划分成若干个子版图进行设计，对每个子版图进行合理的规划和布图，子版图之间进行优化连线、合理布局，使其大小和功能都符合要求。 版图设计有特定的规则，这些规则是集成电路制造厂家根据自己的工艺特点而制定的。不同的工艺，有不同的设计规则。设计者只有得到了厂家提供的规则以后，才能开始设计。在版图设计过程中，要进行定期的检查，避免错误的积累而导致难以修改。 2.设计要求 1) .设计一个三输入的多数表决器的版图。 2)．分析三输入多数表决器的功能及逻辑关系。 3)．用与非门的形式构建该表决器的电路图。 4)．利用EDA工具PDT画出其相应版图。 5)．利用几何设计规则文件进行在线DRC验证并修改版图。 3.电路分析 根据三输入多数表决器的功能要求设计如果同意则输入1不同意输入0三输入表决器功能为有两个或者两个以上人同意则，则输出1，否者输出0,其真值表如下： AinBinCinOut00000010010001111000101111011111化简真值表得逻辑表达式表示并化简为： Out=A BC + A B C + AB C +ABC =AB+BC+AC = AB BC AC 这样可以用到三个两输入与非门和一个四输入与非门，达到逻辑功能和晶体管数量最小化的效果，节约了版图资源，减小了复杂程度。其逻辑电路图很容易得出如下： 4.版图设计 版图设计在一个重要环节，画棒状图。其作用相当于打草稿，可以减少不必要的错误，同时提高工作效率。由电路图可以画出三输入表决器的版图棒状图 如下： vdd B C A B A C Out 5.画版图 1）LINUX系统下右击鼠标 点击“新建终端”； 2）输入 “mkdir，新建一个名文件夹； 3）cp –r file.tar 将根目录下file.tar文件拷贝到新建的文件夹里面； 4）输入“cd 进入工作目录，让知己的工作文件都在这个文件夹里生成 输入 “tar xvf file.tar”解压文件夹file.tar 5）输入“pdt”打开新建版图路径界面，新建的版图libriry name 是liling，cell name 是liling1； 6）按照棒形图画出版图，注意同层间各区域的距离及其工艺参数，并标注； 7）画好之后，进行DRC验证；版图设计规则检查，是对IC版图做几何尺寸检查，以确保电路能够被特定加工工艺实现。结果如下图： 输入“zse”，打开新建电路图路径界面，电路图 libriry name 是liling2, cell name 是liling3； 8）用Mos管画出三输入表决器电路图： 9）画好之后，进行ERC验证；电气规则检查，检查电源、地的短路，悬空器件和节点特性。检查无误之后，生成lvs网表文件如下； 10）输入“ldc -i inv.lvs”，进行lvs验证，再打开界面中修改其中五个地方，①在PRIMARY之后，将原来的内容改为版图的cell name，②在LIBRARY之后，将原来的内容改为版图的library name，③在第一个SCH—NETLIST之后，将原来的内容改为电路图的library name，④在第二个SCH—NETLIST之后，将原来的内容改为电路图的cell name，⑤将最后三行字符删除。保存更改结果。开始跑运