第四讲 时序电路分析.pdf

计算机学院：王 伟 第4章 时序电路分析 第5章 时序电路设计 第6章 可编程逻辑器件 第7章 VHDL设计基础 回顾 数字逻辑电路由两部分组成—— • 组合逻辑电路，简称组合电路。 • 时序逻辑电路，简称时序电路。 时序逻辑电路模型 什么是时序逻辑电路？ 组合逻辑: 当前的输出只与当前时刻的输入有关，与过去的输入历史无关。 时序逻辑: 当前的输出不仅与当前的输入有关，而且与过去的输入历史有关。 x z … … 1 1 x z p 组合逻辑电路 q 时序逻辑电路模型： y y w w v … 1 1 … u 存储电路 对于组合逻辑部分, 输入分为：外部 x 1 ~ xp ；内部y 1~ yv 输出分为：外部 z1 ~ zq ；内部 w1~ wu 存储电路接收 w1~ wu，并予以记忆；输出y 1~yv 就是记忆的内容 回顾 1. 组合逻辑电路——  逻辑门，三态门  译码器，编码器  全加器，比较器  数据选择器  奇偶校验器 回顾 2. 时序逻辑电路——  触发器  寄存器  计数器  节拍发生器 时序逻辑的分类？ ♦ 同步时序逻辑电路 采用统一的时钟脉冲，由脉冲触发状 态的改变 ♦ 异步时序逻辑电路 没有统一的时钟脉冲同步，状态的改变 直接由输入信号引起 （1） 按工作方式分为： 同步时序逻辑和异步时序逻辑 同步时序逻辑 异步时序逻辑 x … … 1 x … … z1 1 z1 xn 组合逻辑电路 zm xn 组合逻辑电路 zm y s …y 1 Y1 … Yr y s …y 1 Y1 … Yr 存储记忆电路 存储记忆电路 CP