微型计算机原理.pptVIP

微型计算机原理(第八章） 第八章 DMA技术 8.1 DMA传送的特点 * * * * 主讲教师 魏祖雪 Email:starwxy94@163.com 重庆三峡学院物理与电子工程学院 本章内容 8.1 DMA传送的特点 8.2 DMA传送的过程 8.3 DMA传送的方式 8.4 DMA控制器 8.5 DMA系统 8.6 DMA传送的应用 本章首页 硬件取代软件(DMAC取代CPU) 为两个介质提供直接通路 I/O I/O;I/O M;M M 高速外设进行大量数据传送 8.2 DMA传送的过程 在DMA操作之前要进行初始化：数据块大小、M起始地址、传送方向、使用通道等 申请阶段：外设 DMAC，若允许，DMAC CPU 响应阶段： 无效，CPU DMAC，DMAC成为系统主控者 数据传送阶段：DMAC I/O，发地址给M；发读/写信号；源 目标 传送结束阶段：DMAC I/O；I/O撤除DREQ；HRQ、HLDA无效；CPU控制总线 DREQ HRQ HLDA LOCK DACK 数据 EOP 8.3 DMA传送的方式 DMA操作类型 1）数据传送 2）数据校验 进行某种校验，不发读/写信号一般在DMA读之后 3）数据检索 不发读/写信号，在M中查找关键字节或关键位——比较寄存器 源 目标，源和目标为M或I/O 传送方向：DMA读指从M读；DMA写指向M写 数据 本章首页 8.3 DMA传送的方式（续） DMA操作方式 1）单字节方式（单一方式） 2）连续方式（块字节方式） 3种方式，区别：释放总线的条件不同 3）请求方式（询问方式） 操作结束或DREQ无效即释放总线 操作结束（数据块操作结束，检索时找到关键字节或关键位）才释放总线；在操作过程中，DREQ无效则等待其有效 操作一个字节就释放总线 8.4 DMA控制器（DMAC） DMA控制器在系统中的地位 两种工作状态：主动态和被动态对应于两种地位：主控器和受控器 主动态：DMA操作期间，控制系统总线(AB、DB、CB)，控制M与I/O的数据传送 被动态：非DMA操作期间，受CPU控制检测CS和DREQ信号 本章首页 8.4 DMA控制器（续） 两对握手信号：DREQ和DACK；HRQ和HLDA 总线控制权在DMAC与CPU间的转移 M I/O 2 64 4 15个 MC68B44 M I/O M M I/O I/O 2 64 1 21个只写 7个只读 Z80-DMA M I/O M M 1.5 64 4 16个(还有2个CPU不能访问) 8237A-5 传送对象 最高速率(MB/S) 数据块最大长度 通道数 内部寄存器数 型号 几种典型的DMAC DMAC获得控制权：DMAC CPU，并且CPU DMAC HRQ HLDA CPU取回控制权：DMAC撤除HRQ，CPU撤除HLDA 8.4 DMA控制器（续） DMA控制器8237A-5 1）8237A-5的外部特性 主要特性：4个独立通道；64KB计数和寻址能力； 支持I/O M;M M；2种操作类型、3种操作方式 40脚、双列直插、+5V供电（1个NC） DREQ0～3：入;CH0～3的DMA请求;优先级DREQ0最高，DREQ3最低;有效电平编程设定 DACK0～3 ：出;CH0～3的DMA响应;最多只有一个有效;有效电平编程设定 HRQ：总线请求;高有效;DMAC CPU HLDA：总线响应;高有效; CPU DMAC IOR/IOW:双向;被动态时接收CPU的读/写命令,主动态时向I/O发读/写命令 MEMR/MEMW:输出;主动态时向M发读/写命令 CS:被动态时,由CPU选中该芯片进行读/写操作 DB0～DB7：被动态时作数据线，双向三态;主动态时双功能,地址和数据分时复用:传送M地址的A8～15;M M时作数据输入/输出线 A0～A3：双向;被动态作端口选择线(16个可访问端口)，主动态发出M地址的A0～3 A4～A7：单向;主动态发出M地址的A4～7 ADSTB：地址选通;输出;用于将DB0～DB7发出的A8～15锁存;高允许输入,低锁存 本章首页 8.4 DMA控制器（续） AEN：地址允许;输出;主动态时为高电平 READY ：准备就绪;输入;用于慢速I/O或M申请延长总线周期 RESET：复位;输入;高有效 CLK：时钟;输入;为DMAC提供工作时钟 EOP:过程结束;双向;低有效;内部终止为输出,外部终止(强迫结束)为输入 本章首页 2）8237A-5的内部寄存器及编程命令 4个通道独立的寄存器：基地址和当前地址、基字节计数和当前