万庆数字电路.PPT

10.3 基本逻辑及应用 10.4 集成逻辑门电路 图 10-8 TTL与非电路及逻辑符号（a） 电路； （b） 逻辑符号 图 10 –9 用二极管表示多发射极晶体管中的PN结 * *  逻辑代数也称为布尔代数，是分析和设计逻辑电路的一种数学工具，可用来描述数字电路、数字的结构和特性。逻辑代数由逻辑变量、逻辑常数和运算符组成。逻辑代数有“0”和“1”两种逻辑值，它们并不表示数量的大小，而表示逻辑“假”与“真”两种状态, 如开关的开与关等。所以，逻辑“1”与逻辑“0”与自然数1和0有着本质的区别。  一、基本逻辑关系 根据逻辑门电路的逻辑关系则有：  与逻辑: F ＝ A·B  或逻辑: F ＝ A+B  非逻辑: F ＝ 二、逻辑代数的运算法则的基本规律 1. 基本运算法则 0·A=0 1·A=A A· =0 A·A=A 0+A=A 1+A=1 A+ =1 A+A=A =A 2. 逻辑代数的基本定律 交换律： A·B=B·A A+B=B+A 结合律： ABC=(AB)C=A(BC) A+B+C=(A+B)+C=A+(B+C)分配律： A(B+C)=AB+AC A+BC=(A+B)(A+C) 反演律：  前面讨论的门电路都是由二极管、 三极管等元件组成的， 称为分立元件门电路。随着集成电路的发展，分立元件门电路应用逐渐减少，但是它的工作原理是集成门电路的基础，有助于掌握集成电路。下面介绍常用的集成门电路。 一、TTL集成与非门电路 1. 电路结构 图 10- 8（a）是最常用的TTL与非门， 10- 8（b）是其逻辑符号图。 在图 10 -8（a）中，V1为多发射极管，它的基极与每个发射极之间都有一个PN结。若用二极管代替PN结，V1等效电路如图 10 - 9 所示。 V2、 R2和R5组成了中间级，V3、 V4、V5和R4、R3 组成了输出级。 2. TTL与非门的工作原理 (1) 输入端A、B、C均接高电平（3~6 V）时，+EC通过R1为V1提供足够的基极电流，通过V1集电结向V2注入基极电流。V2发射极电流又为V5提供基极电流，使V5导通，此时V1基极电位为三个PN结正向压降之和，即 UB1=UBE1+UBE2+UBE5=2.1 V 此时，V1发射结均为反偏，由于V2饱和，V2集电极电位为 UC2=UBE5+UCES2=0.7+0.3=1.0V 由于UB3=UC2=1.0V，V3导通，则 UE3=UB4=0.3 V V4基极电位为0.3V，V4的发射极电位也是0.3 V，所以， V4截止，V5导通，输出为低电平0.3V。可见，输入端全部接高电平UIH或悬空，则输出为低电平UOL。  (2) 输入端A、B、C任一个接低电平，设UA=0.3V，B、C端接高电平或悬空，V1的bA发射结正偏导通，V1的基极电位UB1≈1.0V， V1集电结通过V2集电结、R2接到EC。  由于V1集电结反偏，故IC1仅为很小的反向漏电流，IC1β1IB1，故V1处于深饱和状态，则UCES1≤0.1 V，因此， UC1=0.3+UCES1≤ 0.3+0.1=0.4 V 即UB2≤0.4 V。这时V2、V5截止，由于V2截止，+EC经R2驱动复合管V3、V4进入导通状态，因此，输出高电平为 VU=+EC-IB3R2-UBE3-UBE4≈5-0-0.7-0.7≈3.6 V 可见，输入端有一个或几个全部为低电平时，输出为高电平UOH；  例 10.2 试证： 证明 推论 例 10.3 用逻辑代数运算法则化简逻辑式： 解 TTL集成与非门主要参数 (1) 输出高电平UOH：输入端有一个或一个以上低电平时， 输出端得到的高电平值；UOH典型值为3.6 V。  (2)