5_半导体存储器.pptVIP

5 半导体存储器 5.1 随机存取存储器RAM 5.1.1 RAM的结构和工作原理 5.2 只读存储器ROM 5.2.1 典型ROM芯片介绍 5.3.1 80C51三总线结构 5.3.2 片选方式和地址分配 5.3.3 程序存储器扩展 5.3.4 数据存储器扩展 （1） 扩展EPROM 80C51系列单片机扩展1片EPROM2764（8K×8位）作为外部程序存储器的电路如图5－10所示。 图5－10 2764与80C51的典型连接电路 ① 地址线 a. 低8位地址：由80C51 P0.0～P0.7与74373 D0～D7端连接，ALE有效时74373锁存该低8位地址，并从Q0～Q7输出，与EPROM芯片低8位地址A0～A7相接。 b. 高位地址：由EPROM芯片容量大小决定。2764需5位，P2.0～P2.4与2764 A8～A12相连。27128需6位，P2.0～P2.5与27128 A8～A13相连。 ② 数据线 由80C51地址/数据复用总线P0.0～P0.7直接与EPROM数据线DO～D7相连。 ③ 控制线 a. ALE：80C51 ALE端与74373门控端G相连，专用于锁存低8位地址。 * 半导体存储器 只读存储器（ROM） 随机存取存储器（RAM） 随机存取存储器，顾名思义可以在任意时刻，对任意选中的存储单元进行信息的存入（写）或取出（读）的操作，也称为随机读写存储器。它的优点是读写方便、速度快，缺点是电源断电后，被存储的信息即丢失。 MOS型RAM 静态RAM（SRAM） 动态RAM（DRAM） （可随时读写，不需刷新电路，集成度较低） （需要刷新电路定时刷新其内容， 否则内容会丢失，集成度高，价廉） 图5.1示出了1K×8位的随机存取存储器的结构框图。由图可见，RAM由存储矩阵、地址译码器、片选和读/写控制电路、输入/输出电路四个部分组成。 图5－1 1K × 8位静态RAM结构图 （1）存储矩阵 存储矩阵是由一些存储单元排列而成，是一个n行×m列矩阵列，它是存储器的主体。存储单元的数目称为存储器的容量。 （2） 地址译码电路 每片RAM由若干个存储单元组成，每个存储单元由若干位组成，通常信息的读写是以存储单元为单位进行的。不同的存储单元具有不同的地址，在进行读写操作时，可以按照地址选择欲访问的存储单元。地址的选择是通过地址译码器来实现的。在存储器中，通常将输入地址译码器分为行地址译码器和列地址译码器两部分，给定地址码后，行地址译码器输出线中有一条有效，选中该行的存储单元，同时，列地址译码器输出线中也有一条有效，选中一列存储单元，行线和列线的交叉点处的单元即被选中。 （3）片选与读/写控制电路 在单片机系统中，RAM可能由多片组成，系统每次读写时，只能选中其中的一片（或几片）进行读写，因此每片RAM均需有片选信号线 ，当 ＝0时，RAM为正常工作状态；当 ＝1时，所有的输入/输出端都为高阻态，RAM不能进行读/写操作。 读写控制电路用于对电路的工作状态进行控制。当控制信号为“读”时，数据输出缓冲器被选通，输入缓冲器被禁止，存储单元处于读出状态；当控制信号为“写”时，数据输入缓冲器被选通，输出缓冲器被禁止，存储单元处于写入状态。 （4） 数据输入/输出电路 数据输入/输出电路是带三态门的输入缓冲器和输出缓冲器，在片选和读写控制信号控制下，实现数据的双向传送。当片选信号无效时，数据输入/输出缓冲器呈高阻态。 5.1.2 典型RAM芯片介绍 （1）典型静态RAM 6264是8K×8位的CMOS静态RAM存储器，其引脚如图5－2所示。它共有28条引出线，包含地址线13根、数据线8根、控制信号线4根以及电源线和地线等。 图5－2 SRAM6264芯片引脚图 A12～A0：13根地址线。 D7～D0：8根双向数据线。 CS1#、CS2：片选信号线。 只有所有的片选信号有效 时，该芯片才能被选中。 OE#：输出允许信号。 WE#：写允许信号。 VCC：＋5V电源。 GND：接地端。 NC：空端。 （2） 静态RAM的工作过程 表5－1 6264真值表 写人数据的过程是，首先把要写入单元的地址送到芯片的地址线A12～A0上，选中该芯片，即使CS1#、CS2同时有效（CS1#＝0， CS2＝1），然后把要写入的数据送到数据线上，并在WE#端加上有效的低电平（