5.28335外设测试概念.doc

2008-3-7 看门狗溢出时间计算： WDCLK(看门狗时钟)　＝　CLKOUT(经PLL后输出的系统时钟)　/　512 WD的计数寄存器是8位的增量计数器，且计数溢出后要延时一个周期。 所以WD的OVERFRE（溢出频率）＝ WDCLK / WDPS(WD分频系数)　/　257 OVERTIME(溢出时间)＝1S / OVERFRE ＝55255 * WDPS / CLKOUT (S) WDCR（控制寄存器）写时不可以用位设定，因为当写访问WDCR时，WDCHK(2:0)要写101B，否则会引起系统复位。WDCHK(2:0)读值为000B。 而我们定义的位操作，实际就是先读寄存器的值，再与对应的位相或或相与置位清０后再写回寄存器，这样位写WDCHK(2:0)将都被写000B而引起复位。 2008-3-8 中断标志寄存器IFR，由CPU内核控制，一旦中断被响应，IFR会被CPU自动清除（除INTR指令引起的中断外），不需要人工干预。 IFR中断标志寄存器只有INT1~INT6，那上面说的是用INTR引起外部中断，那时就需要人工干预了？引起的中断如何执行？ 无法观察到IFR的变化，其一直为０，可能是有置1，只是中断响应又把它清0了。那上述所说的除外情况是怎样的情况呢。 用INTR进外部中断时，不可屏蔽，即IMR对其无影响。IMR只是屏蔽对外部中断源的响应。 CMD文件里可以用/* */来注释，其它的汇编的文件，如.ASM、.H文件就只能用;来注释。 外部中断XINT1、XINT2。外部中断输入引脚必须至少被拉低或拉高５或１１个CLKOUT时钟周期才被认为是有效的中断请求输入，这由SCSR2中的I/O QUAL位决定。 每一个外设中断都有三个屏蔽位：INTM、INTn、各自的屏蔽位。两个中断请求标志位：IFR、PIRQR0~2、各自的中断请求标志位。 2008-3-10 中断被响应后，CUP级IFR中相应中断标志位自动清零，外部中断的XINT1/2的外设级中断标志位也会自动被清零；但片内外设（包括事件管理中断和系统模块中断）中断被响应后不会自动清0，需要用户对其进行写1清0。 通过INTR指令来请求中断时，CPU不会清除IFR中的位。但仿真时观察IFR值一直为0？ 通过INTR指令来请求外设中断时，不会装PIVR外设中断向量，PIVR默认的0000装入。 INTM在硬件中断被响应时自动置1，因此在中断服务程序返回时一定要重新开中断。如果要实现中断嵌套，可以在中断服务程序中开放中断。 查看是否有可屏蔽中断发出请求，应看其标志位而不是PIRQR0~2。 中断有两个中断向量：CPU中断向量（即0～40H地址的向量表）和外设中断向量PIV。 参考：中断向量表（文档） 2008-3-10 IO口设置： MCRA、MCRB、MCRC：复用功能选择位。＝0为通用IO口，＝1为特殊功能引脚。 MCRB15-9为仿真器用，只能写１。MCRC14不是复用端口（IOPF6），只能写０。 PnDATDIR(n=A,B,C,D,E,F)：高字节为方向控制，０为输入，１为输出。 　低字节为数据。 2008-3-11 事件管理器 当进入CPU级中断后，可以以PIVR判断中断源，也可以用中断标志位来判断。 中断标志位要手动清除，否则以后中断源就不再产生请求。（是不产生还是一直进中断？） 功率驱动保护中断：当引脚被置为低电平并保持两个CPU时钟周期时，将产生一个外部中断。如果对应的中断未被屏蔽，硬件立刻将所有的PWM输出管脚置成高阻状态；同时，不管中断是否被屏蔽，与中断的相关标志位也被置１并向DSP内核发出中断请求。 与通用定时器相关的输入： １·内部CPU时钟 ２·TCKINA/B：外部引脚时钟，最大频率是CPU时钟占有率的1/4 ３·TDIRA/B：用于确定通用定时器计数增减方式，高电平为增计数，低电平为减计断 ４·复位信号RESET 与通用定时器相关的输出： １·通用定时器比较输出TxCMP（x = 1, 2, 3, 4 ）; ２·至ADC模块的A/D转换启动信号。由PGPTCONA/B相应位来规定 ３·计数方向指示位 定时器中用到的寄存器： １·GPTCONA/B 16位全局通用定时器控制寄存器 T2STAT14 通用定时器２的状态，只读。０　　减计数；１　　增计数。 T1STAT13 T2TOADC10-9 通用定时器２启动模数转换事件。 T1TOADC8-7 通用定时器4启动模数转换事件。 ００ 无事件启动模数转换 ０１ 设置由下溢中断标志来启动模数转换 １０ 设置由周期中断标志来启动模数转换 １１ 设置由比较中断标志来启动模数转换 用来实现定时采样。 TCOMPOE 比较输出允许，如果PDPINTPx有效，则