数电06(CMOS逻辑门).pptVIP

作业 * 3 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 *3.3 射极耦合逻辑门电路 *3.4 砷化镓逻辑门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题 * 3.7 用VerilogHDL描述逻辑门电路 3.1 MOS逻辑门 3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相器 3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路 3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数 1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74AUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS 2.TTL 集成电路: 广泛应用于中大规模集成电路 3.1.1 数字集成电路简介 3.1.2 逻辑门电路的一般特性 1. 输入和输出的高、低电平 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIH(min) 输出低电平的上限值 VOL(max) 输出 高电平 + V DD V OH ( min ) V OL ( max ) 0 G 门 v O 范围 v O 输出 低电平 输入 高电平 V IH ( min ) V IL ( max ) + V DD 0 G 门 v I 范围 输入 低电平 v I vI vO 1 负载门输入高电平时的噪声容限： 负载门输入低电平时的噪声容限： 2. 噪声容限 VNH =VOH(min)－VIH(min) VNL =VIL(max)－VOL(max) 表示门电路的抗干扰能力。 1 驱动 v o 1 负载 v I 噪声 0.9 2.1 8 7 tPLH或tPHL(ns) 74AUC VDD=1.8V 74LVC VDD=3.3V 74HCT VDD=5V 74HC VDD=5V 类型 参数 3.传输延迟时间 表征门电路开关速度 它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。 CMOS电路传输延迟时间 t PHL 输出 50% 90% 50% 10% t PLH t f t r 输入 50% 50% 10% 90% 4. 功耗 静态功耗：指的是当电路没有状态转换时的功耗，是电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗。 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低。CMOS门电路动态功耗正比于转换频率，也正比于电源电压的平方。 5. 延时?功耗积 是速度功耗综合性的指标.延时?功耗积，用符号DP表示 DP=tPd PD 扇入数：取决于逻辑门的输入端的个数。 6. 扇入与扇出数 扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 (a)拉电流负载：负载电流从驱动门流向外电路 (b)灌电流负载：负载电流从外电路流入驱动门 （a)带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了高电平输出电流的最大值，从而限制了负载门的个数。 高电平扇出数: IOH :驱动门的输出端为高电平时，允许输出的最大电流 IIH :负载门的输入端为高电平时，允许输入的最大电流。 (b)带灌电流负载 当负载门的个数增加时，总的灌电流将增加，会引起输出低电压的升高。但不得高于输出低电平的上限值，这就限制了低电平输出电流的最大值，从而也限制了负载门的个数。 IOL ：驱动门的输出端为低电平时，允许输出的最大电流 IIL ：负载门的输入端为低电平时，允许输入的最大电流 低电平扇出数: 复习：MOS管 ID电流方向: P衬底 D G S ID 流进漏极 开启电压