1、原理图设计及符号图生成技术总结.ppt

也可以这样画 画完之后，保存并检查文件，点击窗口左上角第一个按钮Check and Save。若有错误 ，会在出错的地方打叉，而且闪动。如下图在vdd的地方出错了，在那有打叉。 查错方法：使用快捷键“g”，弹出错误对话框，按照提示改正 。 此处的错误是画了两个vdd，两个vdd叠放在一起了。 另一种方式，是通过主窗口对话框来查错 如何改错，先删掉黄色的叉号，再对相应的位置进行修改。 生成符号图（symbol view） 选择Design-Create Cellview-From Cellview，在弹出的窗口中进行如下设置，然后点击OK。 接下来出现如下图对话框，点击OK 删除绿线框，但红线框要保留。@instanceName与@partName可以保留，也可以删除。 把红线框拉大点,:Add-?shape,利用下面的形状把symbol修改成你所需要的形状。 画图方法，选中所需要的图形，鼠标左键点一下，然后移动鼠标，不用按住鼠标左键不放移动鼠标来画图。画完后图形如下： 按下窗口左面倒数第三个键Selection Box 键 ，出现下面对话框，选择Automatic 。 这样图形会比较好看一些 检查是否有错误并存档，一定要检查是否有错误，不能直接存档。 Design---?Check and Save 在主窗口查看是否有错误，或者按g键来检查。 NOR（或非门）原理图 不要拘泥于模板，基本门电路或其他逻辑门电路均可拿来实验 NAND/NOR/AND/OR/AOI/OAI等 由于时间关系，实验可能做不完，做不完的话，将实验文件保存，打包带走，留着下节课实验继续做: 切换到工程目录的上一级目录，我的目录是/home/edauser/asic_design，也就 是切换到/home/edauser中，打包 tar -cvf asic_design.tar asic_design 下次解包 tar -xvf asic_design.tar asic_design 将打包文件拷贝到xp系统下 cp asic_design.tar /mnt/hgfs/Linux_2.6 用优盘将文件从D:\linux Shares\linux_26中拷走即可 也可以直接拖过去（建议使用指令） 实验一、原理图及符号图设计 基于Cadence的全定制(Full Custom)设计流程 Cadence 实验 实验流程： 一、实验环境搭建 二、 Schematic （原理图设计与生成符号图） 三 、Pre-simulation（前仿真） 四 、Layout（版图设计） 五、Verification（验证） 六、Post-simulation（后仿真） Cadence软件工具，在本设计中主要用到： schematic： virtuoso simulation： spectre hspice layout： virtuoso verification： calibre （off-line） 工艺库选择 完整为主： 必须包含： spectre hspice 库、 diva 规则文件、dracula Calibre规则文件 最好能包含： assura (版图验证工具)规则文件 台湾教学大多用 CIC TSMC035，pad信息不全，流片时由CIC负责替换 //实验中所用的工艺为TSMC035 ，/viewthread.php?tid=1349highlight=TSM下载后将TSMC035.tgz放到D:\linux Shares\linux_26\ 实验环境 WinXP+虚拟机linux_2.6 username：edauser keyword：edauser IP：00 ftp账号：soc_fanxuesheng 密码：1234567890 下载文件：TSMC035、集成电路课件 实验中可能会出现的问题 1、进入虚拟机时，可能会出现“The disk “D:\Linux_2.6\Centos-1.vmdk” has internal consistency errors…”，点击“Yes”即可。 2、进入虚拟机后，打开一个终端，如果不出意外的话，会出现listtools将实验室EDA软件一一列出，个别机器出现“Your nfs system not be mounted…”，此时先检查一下自己的网络: