1.4ASIC与FPGA技术总结.pptVIP

ASIC(1) 80年代中期以后，IC工艺与设计技术的发展水平已使人们可以在单芯片上实现相当规模与复杂功能的电路，ASIC的概念应运而生：把本需要多个中小规模集成块完成的某一电路功能集成到一个芯片上去实现，这就是ASIC：Application Specified Integrated Circuit。 编程工艺 按编程工艺可将PLD分为四类： 熔丝（Fuse）和反熔丝（Antifuse）编程器件 可擦除的可编程只读存储器（EPROM） 电可擦除的可编程只读存储器（EEPROM） SRAM编程器件（如：FPGA） 前3类为非易失性器件，编程后，配置数据保留在器件上；第4类为易失性器件，掉电后配置数据会丢失，每次上电后要重新进行数据配置。 熔丝连接技术 反熔丝连接技术 可擦除编程 可擦除编程用一种特殊的浮栅MOS管代替熔丝。 SRAM编程 可编程逻辑器件分类 可编程逻辑器件结构 参考资料 Michael D.Ciletti,《Verilog HDL高级数字设计》。 Samir Palnitktar,《Verilog HDL数字设计与综合》。 夏宇闻,《Verilog 数字系统设计教程》。 Donald E.Thomas，Philip R.Moorby，刘明业等译，《硬件描述语言Verilog（第四版）》。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 FPGA FPGA(Field Programmable Gate Array)是一种可编程逻辑阵列，内部由可配置的逻辑功能块排成阵列，四周为可编程的输入/输出功能块。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 ASIC与FPGA 设计流程 ASIC与FPGA因后端设 计流程不同，因此设 计工具也不同。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 FPGA应用 FPGA的传统应用场合包括： 小规模量产 需要快速上市的产品 原型样品设计 ASIC的逻辑验证 专用计算或信号处理 随着FPGA性能、集成度的不断提高，目前FPGA的规模已可支持实现相当复杂的数字系统，满足大多数应用的需要，成本也变得可接受，正在很多场合取代ASIC。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 FPGA实现的性能 FPGA和DSP芯片实现FIR滤波器的速度对比 8位FIR滤 波器阶数 FPGA的处理速度 单位： MIPS 达到相当速度所需DSP芯片的指令执行速度 单位：MIPS 8 16 24 32 104 101 103 105 832 1616 2472 3360 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 16阶8位FIR滤波器综合性能对比 1.4 ASIC与FPGA FPGA实现的性能 杭州电子科技大学 EDA技术 ASIC与FPGA市场 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 数字系统的不同硬件实现 全定制 标准单元 门阵列 FPGA 设计时间 长 较短 短 短 制造时间 长 长 短 无 开发周期 长 中等 短 很短 单价 低 低 中等 高 芯片面积 小 中等 大 很大 速度 最快 快 中等 慢 同一个数字系统可用全定制、半定制、FPGA等不同的硬件形式实现，不同的实现由不同的特性。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 不同硬件实现的特性 Standard Cell Gate Array FPGA PLD Manual VLSI 全定制 半定制 可编程器件 设计开发周期、产品上市时间 芯片利用率、电路性能 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 FPGA的发展(1) 随着集成度的提高，目前的FPGA器件内嵌了高速乘法器、Gbits差分串行接口、微处理器(PowerPC@500MHz，Xilinx)等专用硬核，以提高性能。 Altera、Xilinx还分别提供了用户可裁剪的RISC软核Nios、 NiosII（Altera) 和MicroBlaze、Picoblaze（Xilinx）。 这标志着FPGA的应用范围已扩展到系统级，与SOC类似，与各种IP核一起，实现SOPC，为嵌入式系统的开发提供了极大方便。 1.4 ASIC与FPGA 杭州电子科技大学 EDA技术 SOPC: System-on-a-Programmable-Chip NIOS Ethernet Interface ARM UART RAM/RO