计算机体系结构chapter4-4摘要.pptVIP

§3 高速缓冲存储器（Cache） 工作原理和基本结构 地址映象与变换 Cache存储器的LRU替换算法的硬件实现 Cache存储器的透明性及性能分析 为什么要使用Cache? 用以弥补主存速度的不足。 CPU速度与主存速度相差很大（例如，一般的DRAM的工作速度比CPU慢100倍以上。 Cache工作速度很高，可以将其集成到CPU内。高性能CPU通常用两级Cache,一级在CPU内，其容量比较小，速度很快，第二级在主板上，容量比较大，速度比第一级低5倍左右。 Cache全部用硬件调度对所有程序员都是透明的。 Cache与主存储器之间以块为单位进行数据交换。块的大小通常以在主存储器的一个存储周期内可以访问到的数据长度为限。 基本结构 把主存和Cache机械等分成相同大小的块（行），块比页小得多； 访问Cache的时间时访问主存时间的1/4到1/10； Cache和CPU是同类型的半导体器件； Cache-主存间的地址映像和变换，以及替换、调度算法用硬件实现，对应用程序员透明，也对系统程序员透明； 基本结构（续） Cache在物理位置上靠近CPU，不在主存，减少传输延迟； 除Cache到处理机的通路外，还设有主存到处理机的通路，因此，Cache既是Cache-主存存储层次中的一级，又是处理机和主存的一个旁视存储器； 有Cache的主存系统都采用多体交叉存储器； 应尽量提高Cache的访主存的优先级； 地址映象与变换 地址映象：是将每个主存块按某种规则（算法）装入（定位于）Cache,并建立主存地址与Cache地址之间的对应关系。 地址变换：是主存块按照这种映象关系装入Cache后,每次访Cache，如何将主存地址变换成Cache地址。 在选取地址映象方法要考虑的主要因素： 地址变换的硬件容易实现； 地址变换的速度要快； 主存空间利用率要高； 发生块冲突的概率要小 四种方式 全相联映象与变换 直接映象与变换 组相联映像与变换 段相联映象 全相联映象与变换 定义及规则 映象规则：主存中的任意一块都可以映象到Cache中的任意一块。 如果Cache的块数为Cb，主存的块数为Mb，映象关系共有：Cb×Mb种。 用硬件实现非常复杂 在虚拟存储器中，全部用软件实现 相联目录表法 变换过程，如下图。 特点： 冲突概率低 空间利用率高 地址变换复杂 直接映象与变换 定义及规则 映象规则：主存中一块只能映象到Cache的一个特定的块中。 计算公式： b＝B mod Cb，其中： b为Cache的块号， B是主存的块号， Cb是Cache的块数。 整个Cache地址与主存地址的低位部分完全相同。 变换过程，如下图。 特点： 硬件简单 冲突概率高 出现大量空闲块 很少使用。 地址变换过程 用主存地址中的块号B去访问区号存储器 把读出来的区号与主存地址中的区号E进行比较 比较结果相等, 且有效位为1, 则Cache命中 比较结果相等, 有效位为0, 表示Cache中的这一块已经作废 比较结果不相等, 有效位为0, 表示Cache中的这一块是空的 比较结果不相等, 有效位为1, 表示原来在Cache中的这一块是有用的 提高Cache速度的一种方法： 把区号存储器与Cache合并成一个存储器 直接映象方法的主要优点： 硬件实现很简单, 不需要相联访问存储器访问速度也比较快, 实际上不做地址变换 直接映象方式的主要缺点: 块的冲突率较高 组相联映像与变换 定义及规则：各组之间是直接映象，组内各块间是全相联映象。 变换过程，如下图。 讨论： S=nv时，全相联映像； S=0时，直接映像； 当主存空间和Cache空间确定时，q+s已确定； s值大，组内页数多，冲突概率小，变换复杂； s值小，组内页数少，冲突概率大，变换简单； 组相联映象方式的优点： 块的冲突概率比较低 块的利用率大幅度提高 块失效率明显降低 组相联映象方式的缺点：实现难度和造价要比直接映象方式高 地址变换过程：用主存地址的组号G按地址访问块表存储器 把读出来的一组区号和块号与主存地址中的区号和块号进行相联比较如果有相等的，表示Cache命中如果没有相等的，表示Cache没有命中 段相联映象 减少相联目录表的容量，降低成本，提高地址变换速度。 组间全相联，组内直接映象。 替换算法的实现 常采用LRU算法，LRU算法是堆栈型算法 由于Cache的调块时间是微秒级，不能采用程序换道 替换算法全部采用硬件途径实现 堆栈法 比较对法 让各个块成对组合，用一个触发器的状态表示该比较对内两块访问的远近次序，再经门电路就可找到LRU块。 适用于组内块数较少的组相联映像Cache。 替换算法的设计要考虑的问题 如何