29三态门构成的总线。.PPT

EE141 * EE141 * 组合电路可以采用数据选择器实现。 序列寄存器-译码器方案：保持二进制状态的触发器、产生控制输出的译码器，以及决定次态和输出信号的门。 EE141 * The major difference between a conventional flowchart and an ASM chart is in interpreting the time relationship among the various operations. EE141 * 长条框内的符号×表示一个二进制位(bit)。其中微命令字段用于操作控制；×编码为1时表示有微命令，×编码为0时表示无微命令。测试判别字段和下址字段一起实现顺序控制：当测试判别字段无效时(×编码为0)，下址字段信息即是下条微指令的地址；当测试判别字段有效时(×编码为1，可以有多个测试)，根据反馈线来的“状态”信息对下址字段信息进行修改，修改后的地址即为下条微指令的地址。 EE141 * 微地址寄存器 存放下条微指令的地址，它可由带R和S端的D触发器组成，其中R端用来清除寄存器，S端用来强置1。后者可用来修改寄存器的内容。也可以不用强置端修改，由打入端分时打入修改内容。 地址转移逻辑 微码指令由ROM读出后直接给出下一条微指令的地址，这个地址就放在微地址寄存器中。如果当前微指令的测试字段Pi标明要测试判别时，意味着微程序出现分支，即出现条件转移。此时，通过测试标志Pi和执行部件反馈的“状态条件”信号所组成的地址转移逻辑电路去修改微地址寄存器的内容，并按修改好的微地址读出下一条微指令。 EE141 * 由于采用控制存储器(E2PROM)，流程图中无需写状态名称，每一个状态框变成一条微指令。每条微指令的右上角须写上它在E2PROM中的微地址。本题中只有四条微指令，令其地址为0000，0100，0101，1000，它们是任意安排的用4位二进制表示的微地址。 EE141 * 图7.34中，每一个方框表示一条微指令。右上角的二进制码表示当前微指令的地址；右下角的数字表示下条微指令的地址(在微程序无分支情况下)或待修改的地址(在微程序有分支情况下)。最上面的第一条微指令的当前地址为0000，它是所有微程序的入口地址，这可以通过系统启动时将微地址寄存器清零来给出。第一条微指令的下地址1000是一个待修改的微地址，在P1测试时，根据IR1，IR2的状态修改微地址寄存器的最后两位触发器，从而得出1000，1001，1010，101l四个微地址，实现了四个微程序的多路并行分支。 EE141 * EE141 * EE141 * 长条框内的符号×表示一个二进制位(bit)。其中微命令字段用于操作控制；×编码为1时表示有微命令，×编码为0时表示无微命令。测试判别字段和下址字段一起实现顺序控制：当测试判别字段无效时(×编码为0)，下址字段信息即是下条微指令的地址；当测试判别字段有效时(×编码为1，可以有多个测试)，根据反馈线来的“状态”信息对下址字段信息进行修改，修改后的地址即为下条微指令的地址。 EE141 * 微地址寄存器 存放下条微指令的地址，它可由带R和S端的D触发器组成，其中R端用来清除寄存器，S端用来强置1。后者可用来修改寄存器的内容。也可以不用强置端修改，由打入端分时打入修改内容。 地址转移逻辑 微码指令由ROM读出后直接给出下一条微指令的地址，这个地址就放在微地址寄存器中。如果当前微指令的测试字段Pi标明要测试判别时，意味着微程序出现分支，即出现条件转移。此时，通过测试标志Pi和执行部件反馈的“状态条件”信号所组成的地址转移逻辑电路去修改微地址寄存器的内容，并按修改好的微地址读出下一条微指令。 EE141 * EE141 * * Spring 2016 ZDMC – Lec. #11 7.5.2 并行算法结构 并行算法 在同一时间段中，有多条路径在同时进行运算 这些同时执行的子运算操作间是相互独立的 图中OP2、OP3、OP4同时进行，三种操作硬件互相独立 OP5和OP6、OP10和OP11为顺序运算的一组相关操作 * Spring 2016 ZDMC – Lec. #11 并行算法结构 并行运算 优点是速度快 缺点是增加硬件结构成本 并行算法运算时间 若待处理数据是单元素Di(二进制若干位) 完成运算的时间仍满足 其中L‘是并行算法流程经过的运算段数 L‘比同一系统的顺序算法流程的运算段数L要小得多 因此提高了速度 数字系统中总运算时间 若含有n个元素的数据流输入时 并行结构算法总的运算时间为 * Spring 2016 ZDMC – Lec. #11 7.5.3 流水线操作算法结构 流水线操作算法结构 是针对连续输入数据流的系统 把整个运算