嵌入式系统5嵌入式系统硬件平台1资料.ppt

嵌入式系统硬件平台 Outline 1、总线 2、通讯 3、平台搭建 4、SOC 5、节能计算 1、嵌入式系统中的总线 特点 定制性 非扩展性 结构简单 1)、CPU总线 传统计算机：CPU－内存总线，I/O总线 嵌入式系统：CPU，存储器加上设备 传输方向 单向 双向（半双工、全双工） 用法 专用 ：流量高、无争用现象、控制简单； 总线数目多，时间利用率低，难小型化。 非专用：共享性。 造价低、模块性强，易扩充 会出现争用现象、对失效敏感。 异步总线协议 四周期基本协议 1、设备1上升Req 2、当设备2就绪，上升ACK 3、数据传输完毕时，设备2下降Req 4、设备1下降ACK 总线 地址线 数据线 控制线 Req ACK DataRdy Read/Write Etc. 提高CPU总线利用率 突发传输 一次Addr 多个数据 非连接传输 请求与响应分开 DMA DMA控制器在CPU启动I/O 操作后，直接在设备与存储器间传递数据。 传送完毕再向CPU发中断请求。通过周期挪用方式占用总线。 DMA控制器 寄存器 起始地址寄存器 长度寄存器 状态寄存器 控制电路 控制器基本工作原理 多总线方式 CPU，高速设备：高速总线 低速设备：低速总线 总线之间：总线桥 桥： 传输指令 协议翻译 2）ARM的AMBA总线 AMBA总线宽度 有32位、64位和128位多种定义 AMBA的AHB连接高性能和高时钟频率的系统模块，同时具有多主机、脉冲传输和分段处理的功能 高级高性能总线AHB AHB的作用 允许在主从器件之间传输数据 AHB主器件 可以向从器件传输数据 向其提供外部地址空间中的地址以接收从器件的数据 AHB从器件 在选中后，提供或接收主器件的数据。 从器件可以延迟数据传输过程或返回错误代码。 AHB主器件的实例为ARM处理器，或其它有DMA(直接存储访问)功能的外设，如以太网MAC或USB主机/器件控制器。 信号 主要的AHB信号 HCLK 总线参考时钟HADDR 地址(由AHB主器件发出)HWRITE 传输方向：读/写(由AHB主器件发出)HREADY 传输完成响应(由AHB从器件发出)HWDATA 写入数据总线(从AHB主器件至AHB从器件)HRDATA 读取数据总线(从AHB从器件至AHB主器件) (AHB)控制信号和状态信号 HRESP 传输状态(由AHB从器件发出)HBURST 脉冲模式(由AHB主器件发出)HTRANS 传输状态(由AHB主器件发出)HSIZE 脉冲长度(由AHB主器件发出)HPROT 保护类型(由AHB主器件发出) AHB外设可能立即发送/接收数据，或通过发出HREADY信号插入等待状态。 从器件也通过HRESP信号返回传输状态，状态如下 OKAY(成功)： 传输成功－成功完成信号传输的缺省响应。 ERROR(错误)：不成功的传输－表示出现了异常中断，例如访问一个不存在的内存地址。 RETRY(重试)：从器件无法立即实现操作，主器件应在稍后重试。 SPLIT(等待)：从器件将要求列队等待－从器件将在可以提供或接收数据时发出通知，可用于中断多个传输(脉冲)。 重试和等待的主要区别 重试表明从器件仍未就绪；主器件可在任意时刻重发命令 等待包含的协议较为复杂，它就绪后将通过这一协议通知判优器。等待处理对从器件逻辑的要求较为复杂，并非必备的从器件功能。 AHB主器件判优信号 HREQ 总线要求(由AHB主器件发出) HGNT 总线指派(由AHB判优器发出) HLOCK 总线锁定(由AHB主器件发出) HMASTER 指定目前工作的主器件(由AHB判优器发出) HMASTLOCK 主器件执行锁定传输(由AHB判优器发出) AHB和AHB-Lite之间的关键差别 不论是主模块还是从模块，后者都可以通过各种互连策略链接，在芯片设计中获得最大带宽 高级外设总线(APB) 用于连接速度较慢的系统模式和带宽较低的外设，将功耗降至最低，并减小接口的复杂性 所有的总线信号都与时钟有关，可以使用时钟频率较低的总线(低于AHB) AHB主器件不直接与APB外设相连，而是通过APB桥进行通信 主要的APB信号 PCLK 外部时钟，可以是HCLK的乘积，由APB桥控制PADDR 外设地址PWRITE 外设传输方向 (读/写)PSELx 外设选中，与HSEL相似PWDATA 写入数据总线(写入外设)PRDATA 读取数据总线(从外设中读取)PENABLE 外设数据起动 AMBA例子 Excalibur是Altera公司的系列嵌入式处理器可编程逻辑解决方案 单个Excalibur器件上包含了单