第05讲 触发器.pptVIP

在时序逻辑电路中，常采用触发器做存储电路 一、双稳态触发器应具有的基本功能： 有两个互补的输出端 Q 和 Q  具有两个稳定状态—— 0状态和1状态 在外界信号作用下，可以从一个稳态翻转为另一个稳态(称为状态的翻转) 无外界信号作用，保持原来的稳态——因此具有记忆功能，可存储二进制信息。 二、触发器的分类 三、触发器逻辑功能的描述方法： 特征表(特性函数表、状态转移表、特性表) 触发器输入、现态与次态之间关系的真值表 特征方程 驱动表(激励表) 从现态转换到次态所需要的输入控制条件 状态转换图 波形图(时序图) §5.2 基本触发器一、闩锁电路 二、基本SR触发器 4. 波形分析 5. 状态图（状态转换图） 6. 应用电路—— 无震颤开关电路 7. 基本 SR 触发器的优缺点 四、 电平触发引起的“空翻”现象 由于时钟信号具有一定宽度（即：CP=1持续的时间较长） 在时钟信号作用期间，如果输入信号发生变化，触发器状态会跟着变化 从而在一次时钟信号作用期间，可能引起触发器多次翻转，这种现象称为“空翻” 空翻造成触发器状态的不确定，使系统工作紊乱，这是不允许的。 §5.3 集成触发器 实现：无空翻触发器 脉冲触发：主从触发器 边沿触发：上升沿（或下降沿）触发器 一、无空翻触发器的类型和工作特点 二、常用无空翻触发器及其符号 三、主从JK触发器——脉冲触发 课本p226图5.4.3 由2个同步SR触发器组成 左边的G5G6G7G8构成主触发器 右边的G1G2G3G4构成从触发器 CP=1时：要求J、K输入保持不变，控制数据的存入，输出不变CP下降沿：控制数据的输出 六、总结：三种触发方式的比较 ☆ 关键问题：电平（电位）触发 ☆ 解决方案：改电平触发为脉冲触发或边沿触发 “空翻”现象是触发器共有的问题 由于存在空翻，实际上以上器件不能实现计数功能！ 特征：在时钟信号的上升沿或下降沿,触发器改变状态 主要要求： 了解无空翻触发器的类型，掌握其工作特点。 能根据触发器符号识别其逻辑功能和触发方式，并进行波形分析。 Master - Slave Flip - Flop 工作特点：CP = 1 期间，主触发器接收输入信号；CP = 0 期间，主触发器保持 CP 下降沿之前状态不变，而从触发器接受主触发器状态。因此，主从触发器的状态只能在 CP 下降沿时刻翻转。 这种触发方式称为　脉冲触发式。 工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。 　 这种触发方式称为　边沿触发式。 无 空 翻 触 发 器 主 从 触 发 器 边 沿 触 发 器 Edge - Triggered Flip - Flop 主从触发器和边沿触发器有何异同？ 只能在 CP 边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。 相 同 处 　电路结构和工作原理不同，因此电路功能不同。为保证电路正常工作，要求主从 JK 触发器的 J 和 K 信号在 CP = 1 期间保持不变；而边沿触发器没有这种限制，其功能较完善，因此应用更广。 相 异 处 TTL 维持阻塞 D 触发器(通常 上升沿触发) TTL 边沿 JK 触发器(通常下降沿触发) CMOS 边沿 D 触发器和边沿 JK 触发器(通常上升沿触发) 主从 SR 触发器 主从 JK 触发器 主从触发器 Q Q 1J J C1 CP 1K K 边沿触发器 Q Q 1S S C1 CP 1R R 主从 JK 触发器 Q Q 1J J C1 CP 1K K ③ 特征方程（特征表达式，次态方程）：次态与输入和现态的关系 ? 逻辑功能描述 0 × 1 1 1 0 × 1 0 0 10 11 01 00 R S Qn Qn+1 = S + R Qn R S =0 （约束条件） R S Qn Qn+1 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 × 1 1 1 × 电平触发 特征方程 ④ 状态图（状态转换图） ? 逻辑功能描述 0 1 SR=10 01 00, 10 00, 01 电平触发 ?同步SR触发器与基本SR触发器 相同点：二者功能相同 不同点： 同步SR触发器是基本SR锁存器改进后的结果，性能较好 同步SR锁存器输入端S、R高电