第七篇 触发器.pptVIP

边沿JK触发器的HDL描述 jk:=(j k); IF clr=0 THEN q=0; qn=1; ELSIF clkEVENT AND clk=0 THEN CASE jk IS WHEN 00 = q =q; qn = qn; WHEN 01 = q = 0; qn = 1; WHEN 10 = q = 1; qn = 0; WHEN 11 = q = NOT q; qn = NOT qn; WHEN OTHERS = NULL; END CASE ; END IF; END PROCESS; END one; 触发器和门电路是构成数字系统的基本逻辑单元。 前者具有记忆功能，用于构成时序逻辑电路； 后者没有记忆功能，用于构成组合逻辑电路。 本章小结 触发器有两个基本特性：①有两个稳定状态； ②在外信号作用下，两个稳定状态可相互转换， 没有外信号作用时，保持原状态不变。因此， 触发器具有记忆功能，常用来保存二进制信息。 一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。 触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 ★ 触发器根据逻辑功能不同分为 D 触发器 T 触发器 RS 触发器 JK 触发器 T′触发器 1 0 Qn+1 1 0 D Qn+1 = D Qn Qn Qn+1 1 0 T 不定 0 1 Qn Qn+1 1 1 0 1 1 0 0 0 S R Qn+1 = S + RQn RS = 0(约束条件) Qn 1 0 Qn Qn+1 1 1 0 1 1 0 0 0 K J Qn+1 =JQn + KQn 只有 CP 输入端， 无数据输入端。 来一个CP翻转一次 Qn+1 = Qn 电平触发器 边沿触发器 主从触发器 ★ 根据触发方式不同分为 例如 Q Q 1J J C1 CP 1K K Q Q 1J J C1 CP 1K K Q Q 1J J C1 CP 1K K ★ 根据是否受时钟控制分为 异步触发器 钟控触发器 　　基本 RS 触发器是构成各种触发器的基础。它的输 出受输入信号直接控制，不能定时控制，常用作集成触 发器的辅助输入端，用于直接置 0 或直接置 1。 　　使用时须注意弄清它的有效电平，并满足约束条件。 基本 RS 触发器 同步触发器、主从触发器和边沿触发器 不同触发方式的工作特点 正电平触发式触发器的状态在 CP = 1 期间翻转，在CP = 0 期间保持不变。电平触发式触发器的缺点是存在空翻现象，通常只能用于数据锁存。 分析触发器时应弄清楚触发器的功能、触发方式和触发沿(或触发电平)，并弄清楚异步输入端是否加上了有效电平。 边沿触发器只能在 CP 上升沿(或下降沿)时刻接收输入信号，其状态只能在 CP 上升沿(或下降沿)时刻发生翻转。它应用范围广、可靠性高、抗干扰能力强。 解： [例] 试对应输入波形画出下图中 Q 端波形(设触发器 初始状态为 0)。 Q Q 1D D C1 CP D CP Q CP = 0，同步触发器状态不变 触发器 初始状态为 0 CP = 1，同步 D 触发器次态跟随 D 信号 同步触发器在 CP = 1 期间能发生多次翻转，这种现象称为空翻 2. D 触发器的特性表、特性方程、驱动表和状态转换图 由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。 用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。 它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。 0 0 0 1 1 0 1 1 D Qn Qn+1 特性方程 Qn+1 = D 0 0 1 1 0 1 0 1 0 0 1 1 Qn+1 Qn D D 触发器特性表 0 0 0 0 1 1 1 1 D 触发器驱动表 0 0 0 1 1 0 1 1 0 0 1 1 无约束 Qn+1 在 D = 0 时就为 0，与 Qn 无关。 0 0 0 1 1 0 1 1 0 1 D = 1 D = 0 D = 0 D = 1 Qn+1 在 D = 1 时就为