第三节存储系统3.pptVIP

第三章 存储系统 3.6 cache存储器 3.6.1 cache基本原理 cache是介于CPU和主存之间的小容量存储器，存取速度比主存快。它能高速地向CPU提供指令和数据，加快程序的执行速度。它是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 3.6.1 cache基本原理 一般采用高速的SRAM构成。 CPU和主存之间的速度差别很大采用两级或多级Cache系统 早期的一级Cache在CPU内，二级在主板上 现在的CPU内带L1 Cache和L2 Cache 全由硬件调度，对用户透明 1. cache基本原理 CPU与存储器之间的关系 2. Cache的基本原理 CPU与cache之间的数据交换是以字为单位，而cache与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。当CPU读取主存中一个字时，便发出此字的内存地址到cache和主存。此时cache控制逻辑依据地址判断此字当前是否在 cache中：若是，此字立即传送给CPU；若非，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。由始终管理cache使用情况的硬件逻辑电路来实现LRU(最近最少使用)替换算法。 2. Cache的基本原理 2. Cache的基本原理 Cache原理图 3. Cache的命中率 增加cache的目的，就是在性能上使主存的平均读出时间尽可能接近cache的读出时间。因此，cache的命中率应接近于1。由于程序访问的局部性 ，这是可能的。 在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有 3. Cache的命中率 若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为： ta=htc+(1-h)tm　???????? （3.5） 3. Cache的命中率 设r表示主存慢于cache的倍率,e表示访问效率，则有: r=tm/tc??????????????? 3. Cache的命中率 为提高访问效率，命中率h越接近1越好，r值以5—10为宜，不宜太大。命中率h与程序的行为、cache的容量、组织方式、块的大小有关。 P94例6中，如： h=0.8，则e=55.6%，ta=90ns h=0.5，则e=33.3%，ta=150ns tm =300ns，则r=6， e=80%，ta=62.5ns tm =600ns，则r=12， e=64.6%，ta=77.5ns 3.6.2 主存与Cache的地址映射 (P94)由于采用硬件，这个地址变换过程很快，软件人员丝毫感觉不到cache的存在。这种特性称为cache的透明性。 无论选择那种映射方式，都要把主存和cache划分为同样大小的“块”。 选择哪种映射方式，要考虑： 硬件是否容易实现 地址变换的速度是否快 主存空间的利用率是否高 主存装入一块时，发生冲突的概率 3.5.2 主存与Cache的地址映射 地址映射方式有： 全相联方式 直接方式 组相联方式 1. 全相联映射方式 主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活。 它的主要缺点是比较器电路难于设计和实现,因此只适合于小容量cache采用。 1. 全相联映射方式 全相联映射示意图 1. 全相联映射方式 全相联cache的检索过程 1. 全相联映射方式 优点：冲突概率小，Cache的利用高。 缺点：比较器难实现，需要一个访问速度很快代价高的相联存储器 2. 直接映射方式 这也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。cache的行号i和主存的块号j有如下函数关系：i=j mod m　　（m为cache中的总行数） 直接映射方式的优点是硬件简单，成本低。 缺点是每个主存块只有一个固定的行位置可存放,容易产生冲突。因此适合大容量cache采用。 2. 直接映射方式 直接映射示意图 2.直接映射方式 直接映射cache的检索过程 2. 直接映射方式 优点：比较电路少m倍线路，所以硬件实现简单，Cache地址为主存地址的低几位，不需变换。 缺点：冲突概率高（抖动） 3. 组相联映射方式 这种方式是前两种方式的折衷方案。它将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪 一行是灵活的，即有如下函数关系： m＝u×v 　　　 组号　q＝j mod