原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
芯片中文手册,看全文,戳easyds.cn
ZL50010
灵活灵活512频道频道DX具有增强具有增强
DPLL
数据表
特征特征 July 2004
• 512路×512路无阻塞交换
以2.048 Mbps4.096 Mbps或8.192 Mbps
操作
ZL50010 / QCC 160引脚LQFP
• 该ST-总线输入和之间率转换
ZL50010 / GDC 144球LBGA
ST-BUS输出
• 集成数字锁相环（DPLL） -40°C至至+ 85°C
符合Telcordia公司GR-1244-核心阶层4
增强型规格 • 每流输出通道和输出比特延迟
• DPLL提供自动参考切换, 与小数位晋升规划
抖动衰减,防护持时间和自由运行功能 • 多帧脉冲输出和参考时钟
• 每流ST-BUS输入数据速率选择 输出
2.048 Mbps4.096 Mbps或8.192 Mbps • 每通道恒定吞吐量延迟
• 每流ST-BUS输出数据速 • 每通道高阻抗输出控制
选择2.048 Mbps4.096 Mbps或 • 每通道消息模式
8.192 Mbps;输出数据速率可以是不同 • 每通道伪随机比特序列
比输入数据速 （PRBS）模式生成和比特差错检测
• 每流高阻抗控制输出 • 兼容摩托罗拉非控制界面
每一个ST-BUS输出小数位 复用CPU
前进
• 连接内存块编程
• 每流输入通道和输入位延迟 能力
与小数位延时编程
文档评论（0）