网络工程师（软考）历年考点知识摘要-数字化学习门户.PDF

网络工程师（软考）历年考点知识摘要 吴家侠笔记 1. 时间单位转化 1S=1000MS （毫秒） 1MS=1000US （微秒） 1US=1000NS (纳秒) 2. 大小单位转化 1M=1024KB=1024*1024 B （字节）=1048576 B=1048576*8 ( 比特)位 一个字母和数字是一个字节，一个汉字是两个字节 3. 运算器部件包括 算术逻辑单元（ALU ），累加器，状态寄存器，通用寄存器 累加寄存器：是个寄存数据的寄存器 程序状态寄存器：记录生产的标识的信息 4. 控制器部件 指令寄存器IR，程序计数器PC，操作控制器OC 在 CPU 中用于跟踪指令地址的寄存器是程序计数器（PC）程序计数器是用于存放下一条指 令所在单元的地址的地方 程序计数器（PC）不可以存储算术/逻辑运算结果 指令寄存器（IR）用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取 到数据寄存器（DR）中，然后再传送至IR 相联存储器（associative memory ）也称为按内容访问存储器（content addressed memory ）， 是一种不根据地址而是根据存储内容来进行存取的存储器。所以相联存储器是指按内容访问 的存储器 计算机与外设之间进行数据传送有三种基本控制方式：查询方式、中断方式和DMA 方式 查询方式:外设准备就绪之前，CPU 一直处于等待状态，致使CPU 的利用率较低 中断方式:在外设工作期间，CPU 无须等待，可以处理其他任务，CPU 与外设可以并行工作， 提高了系统效率 DMA 方式: 要求CPU 让出系统总线的控制权，然后由专用硬件设备（DMA 控制器）来控制 外设与存储器之间的数据传送,可以使得设备与主存间的数据块传送无需CPU 干预 5. 高速缓存储蓄器cache 目的：提高CPU 对主存的访问率 高速缓存命中率的计算 设：读写时间3ns, ，主存读写时间30ns，平均读写3.27ns 。则命中的话是3ns,不命中是30ns， 设没命中的概率是X 时得 3X*30(1-X)=3.27 求出X 值即可 RISC （精简指令集计算机）和CISC 1 / 34 前者采用指令数少，寻址方式尽可能少，尽可能多的通用寄存器，合适使用硬布线逻辑执行 命令 CISC 特点是多采用变长指令，对应的控制信号复杂大多采用微控制器 若内存地址区间为4000H~43FFH ，每个存储单位可存储16 位二进制数，该内存区域由4 片 存储器芯片构成，则构成该内存所用的存储器芯片的容量是256 ×16bit （原因是总存储单位 = （43FFH - 4000H + 1H ）=17407-16384+1 = 1024 （H 代表16 进制） 每个存储器芯片的容 量为：1024 × 16bit / 4 = 4096 bit=256×16bit=512×8bit 由于每个存储单位可存储16 位二进制 数，所以可以采用256 ×16bit 或者512 ×8bit 的芯片。最好是前者） 指令系统中采用不同寻址方式的目的是扩大寻址空间并提高编程灵活性 6. 复用带宽计算问题 计算机多个信道复用在一条线路上的带宽计算规则： 若涉及利用率则除以这个数，若涉及开销则除以（1-开销） 若涉及忙时，则乘以这个数 7. 逻辑地址转物理地址 页式虚拟存储系统的逻辑地址是由页号和页内地址两部分组成，地址变换过程如下图所示。假定页面的大 小为8K，图中所示的十进制逻辑地址9612 经过地址变换后，形成的物理地址a 应为十进制 25996 控制寄存器 逻辑地址 页表长度 页表地址 9612 页号 物理块号 0 1 物理地址 1 3 2 5 a 每页8K=8*1024=8192 （十进制），9612 （十进制）=8192 （十进制）+1420 （十进制）。 从地址映射表可以看到页1 对应物理块3，因此地址961