汇编及嵌入式C语言——第五章.pptVIP

汇编及嵌入式C语言 第五章 存储系统设计 5.1 存储器控制器 5.1.1 存储器映像 — 可通过软件选择大小端 — 地址空间:每个Bank 128Mbytes (总共 1GB) — 共 8 个banks 6个Bank用于控制 ROM, SRAM, etc. 剩余的两个Bank用于控制 ROM, SRAM, SDRAM, etc . — 除 bank0 (16/32-bit) 外，其余的Bank都可以通过编程（BWSCON）选择总线宽度= (8/16/32-bit)，bank0的总线宽度由引脚OM[1:0]上的电平决定。 5.1.1 存储器映像 — Bank0-Bank6的开始地址是固定的，Bank7的开始地址是Bank6的结束地址，灵活可变，但是Bank7和Bank6的大小必须相等； — 最后一个Bank可调整起始地址； — 所有Bank存储周期可编程控制。 5.1.2 接口信号时序 nWAIT nWAIT为等待延迟信号，用来请求延长当前总线周期。低电平时表示当前总线周期尚未完成。当对某个bank区进行访问时，nOE的低电平有效时间就会在nWAIT引脚的控制下延长，从Tacc-1时刻开始检测nWAIT的状态，采样到nWAIT为高电平后的下一个时钟，nOE才恢复高电平。系统不使用该信号时，需接上拉电阻。 5.1.2 接口信号时序 nXBREQ/nXBACK nXBREQ为总线请求保持，允许另一个总线主控端请求控制本地总线，BACK有效时表示总线请求已被接受。nXBACK为总线响应保持，有效时表示处理器已允许其他主控端来控制本地总线。 5.1.3 内存控制器 BWSCON：用来控制各组存储器的总线宽度和访问周期。 BANKCONn：控制各bank的nGCS时序，处理器可访问的地址空间分为bank0-bank7，相应的总线控制寄存器为BANKCON0-BANKCON7。 REFRESH：用于SDRAM的自动刷新。 BANKSIZE：用于设置bank6和bank7的大小，这两组存储器的大小相同，bank7的起始地址紧接在bank6的截止地址后。 SDRAM：用于设置bank6和bank7地址空间的SDRAM工作模式。 5.1.3 内存控制器 程序设计 ldr r0,=SMRDATA ldr r1,=0 add r2,r0,#52 0 ldr r3,[r0],#4 str r3,[r1],#4 cmp r2,r0 bne %B0 5.2 地址线接口设计 ARM支持8/16/32位的存储器系统，相应的可以构建8位/16位/32位存储器系统，16位的存储器系统在成本及功耗方面占有优势，在嵌入式系统中使用最广泛，8位的一般在低端领域使用。 采用不同位数的数据总线时，处理器的地址线与存储器的地址线如何相接？ 5.2.1 8位存储器接口设计 8位数据总线系统 BWSCON中的DWn设置位00，即选择8位总线方式。 5.2.1 8位存储器接口设计 2. 16位数据总线系统 BWSCON中的DWn设置位01，即选择16位总线方式。 5.2.1 8位存储器接口设计 3. 32位数据总线系统 BWSCON中的DWn设置位10，即选择32位总线方式。 5.2.2 16位存储器接口设计 1. 16位数据总线系统 BWSCON中的DWn设置位01，即选择16位总线方式。 ROM SRAM 5.2.2 16位存储器接口设计 1. 16位数据总线系统 BWSCON中的DWn设置位01，即选择16位总线方式。 SDRAM 5.2.2 16位存储器接口设计 2. 32位数据总线系统 BWSCON中的DWn设置位10，即选择32位总线方式。 SRAM 5.2.2 16位存储器接口设计 2. 32位数据总线系统 BWSCON中的DWn设置位10，即选择32位总线方式。 SDRAM 5.3 Nor Flash接口设计 Flash Memory也称为闪存，是在 EPROM与 EEPROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，它与EEPROM相同之处是用电来擦除。它每次进行擦除时，要擦除整个区或整个器件，不提供字节级的擦除（与EEPROM的区别之一）。它可以在一至几秒钟内将整个存储器的