第十三章 计算机组成原理课件(八).ppt

计算机组成原理（第八讲） 主讲：谌兰樱 4.3 高速缓冲存储器 4.4 辅助存储器 4. Cache 的 读写 操作 访问Cache 取出信息送CPU 访问主存 取出信息送CPU 将新的主存块 调入Cache中 执行替换算法 腾出空位 结束 命中？ Cache满？ CPU发出访问地址 开始 是 否 是 否 读 4.3 Cache 和主存的一致性 4. Cache 的 读写 操作 写 4.3 写直达法（Write – through） 写回法（Write – back） 写操作时数据既写入Cache又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现 写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂性 5. Cache 的改进 (1) 增加 Cache 的级数 片载（片内）Cache 片外 Cache (2) 统一缓存和分立缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8K 数据 Cache PowerPC620 32K 指令 Cache 32K 数据 Cache 4.3 字块2m－1 字块2c+1 字块2c+1－1 字块2c +1 字块2c 字块2c－1 字块1 字块0 … … … 主存储体 字块 1 标记 字块 0 标记 字块 2c－1 标记 Cache存储体 t位 0 1 2c－1 … 字块 字块地址 主存字 块标记 t 位 c 位 b 位 主存地址 比较器（t位） = ≠ 不命中 有效位=1？ * m位 Cache 内地址 否 是 命中 二、Cache – 主存的地址映射 1. 直接映射 每个缓存块 i 可以和 若干 个 主存块 对应 每个主存块 j 只能和 一 个 缓存块 对应 i = j mod C 4.3 字块2c+1 字块2c 字块0 字块 0 2. 全相联映射 主存 中的 任一块 可以映射到 缓存 中的 任一块 字块2m－1 字块2c－1 字块1 字块0 … … 字块2c－1 字块1 字块0 … 标记 标记 标记 主存字块标记 字块内地址 主存地址 m = t + c 位 b位 m = t+c Cache 存储器 主存储器 字块0 4.3 字块2m－1 字块2c-r+1 字块2c-r + 1 字块2c-r 字块2c-r － 字块1 字块0 … … … 字块 3 标记 字块 1 标记 字块 2c－1 标记 字块 2 标记 字块 0 标记 字块 2c－2 标记 … … … … 字块内地址 组地址 主存字块标记 s = t + r 位 q = c－r 位 b 位 组 0 1 2c-r－1 主存地址 Cache 主存储器 m 位 共 Q 组，每组内两块（r = 1) 1 某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一块 i = j mod Q 直接映射 全相联映射 3. 组相联映射 4.3 字块0 字块 1 字块 0 字块2c-r 字块2c-r+1 三、替换算法 1. 先进先出 （ FIFO ）算法 2. 近期最少使用（ LRU）算法 小结 某一 主存块 只能固定 映射到 某一 缓存块 直接 全相联 组相联 某一 主存块 能 映射到 任一 缓存块 某一 主存块 只能 映射到 某一 缓存 组 中的 任一块 不灵活 成本高 4.3 * * 2013年4月16日 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读/写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.2 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1