- 1、本文档共71页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
②内存条 内存条是一块焊接了多片存储器并带接口引脚的小型印刷电路板,将其插入主板上的存储器插槽中即可。 SIMM(single in-line memory modules) 8位数据宽,带32条单边引线或32位数据宽度带72条引线的内存条 。 DIMM(dual in-line memory modules) 64位数据宽度带168条引线的内存条,Pentium系列微机主板上只要插上一条即可工作。DIMM内存条由8片8位数据宽度的同型号IC芯片组成,有的则由9片组成,增加的1片作校验位用。有的DIMM内存条的边角上还附有一块小芯片,这是一片串行接口的EEPROM,称为串行在片检测(serial presence detect)。 存储器 ③非易失性随机存储器 NVRAM(non volatile RAM) 断电后信息不丢失的RAM。目前NVRAM主要有两种形式:电池式NVRAM和形影式NVRAM。 电池式NVRAM由静态随机存储器SRAM、备用电池和切换电路组成。备用电池在外接电源断开或下降至3V时自动接入电路继续供电,以免信息丢失。电池式NVRAM芯片的引线排列与SRAM芯片兼容。 形影式NVRAM由SRAM和EEPROM组成。SRAM和EEPROM的存储容量相同,且逐位一一对应。EEPROM中的信息必须调出后存放到SRAM中(有些芯片上电后自动电池)才能与CPU交换信息。在正常运行时对形影式NVRAM的读或写操作只与SRAM交换信息。SRAM中的信息也可以存入EEPROM中,但在外接电源断开或发生故障时,它可以立即把SRAM中的信息保存到EEPROM中,使信息得到自动保护。 存储器 7.4 存储器与CPU的接口 在CPU对存储器进行读/写操作时,首先要由地址总线给出地址,然后要发出相应的读/写控制信号,最后才能在数据总线上进行信息交换. 所以,存储器和CPU的连接,有三个部分: (1)地址线的连接; (2)数据线的连接; (3)控制线的连接。 存储器 1. 地址线的连接 计算机应用系统的存储器通常由多片存储器芯片组成.芯片内部的存储单元由片内的译码电路对芯片的地址线输入的地址进行译码来选择,称之为字选.字选只要从地址总线的最低位A0开始,把它们与存储器芯片的地址线依次相连即可完成.而存储器芯片则由地址总线中剩余的高位线来选择,这就是片选。 ①存储器芯片的地址线与地址总线的连接 原则是,从地址总线的最低位A0开始,把它们与存储器芯片的地址线依次相连。 ②存储器芯片的片选线与地址总线的连接 线选法——直接以系统的高位地址作为存储器芯片的片选信号,将用到的高位地址线接往存储器芯片的片选端。当该地址线为0或1时,就选中该芯片,即用一根地址线选通一块芯片。 译码法——使用译码器对系统总线中字选余下的高位地址线进行译码,以其译码输出作为存储器芯片的片选信号。 存储器 例1 用译码法连接容量为64K×8的存储器,若用8K×8的存储器芯片,共需多少片?共需多少根地址线?其中几根作字选线?几根作片选线?试用74LS138画出译码电路,并标出其输出线的选址范围。若改用线选法能够组成多大容量的存储器?试写出各线选线的选址范围。 存储器 64K×8/8K×8=8, 即共需要8片存储器芯片 64K=65536=216,故组成64K的存储器共需16根地址线 8K=8192=213, 即13根作字选线,选择片内单元 16-13=3, 即3根作片选线 芯片的13根地址线为A12~A0, 所以译码电路对A15~A13进行 译码,译码电路及译码输出线 的选址范围如右图所示。 若改为线选法: A15~A13 3根地址线各选一片8K×8的存储器芯片,故仅能组成容量为24K×8的存储器 A15、A14和A13所选芯片的地址范围分别为: 6000H~7FFFH、A000H~BFFFH和C000H~DFFFH 存储器 2. 存储器芯片与数据总线的连接 1位、4位和8位的存储器芯片,其数据线分别为1根、2根和8根,在与数据总线的8根数据线相连时,采用并联方式: 1位的存储器芯片,用8片,将每片的数据线依次与数据总线的8根数据线相连,8片的地址相同 4位的存储器芯片,用2片,将每片的4根数据线分别与数据总线的高4位和低4位相连,2片的地址相同 8位的存储器芯片,则将它的8根数据线分别与8根数据线相连 存储器 3.存储器芯片与控制总线的连接 ROM→将芯片的输出允许线OE直接与控制总线的存储器读信号MEMR相连 RAM→将芯片的输出允许线OE(或RD)与扩展总线的MEMR相连;写允许线WE(或WR)与存储器写信号MEMW相连 存储器 例2 1K静态RAM的数据线和地址线的连接 1K位存储器芯片,有1024×1位、25
文档评论(0)