【Easy CPLD570】Verilog实现4x4矩阵按键检测.pdf

Verilog实现4x4矩阵按键检测 1 原理图 4x4 的矩阵按键，8个IO ，检测原理是IO63 、66、67、68作为输出信号，轮流赋值高电 平，IO59、60、61、62作为输入信号，检测对应的按键按下。比如，在IO68赋值高电平时， 检测到IO59信号为高电平，则表示按键K1被按下。拨码开关用于测试。 2 CPLD 代码 module key_array ( clk_24m, reset_n, Hline, //输出4bit按键赋高电平信号。 Vline, //输入4bit按键检测信号。 ledline, //测试使用LED点灯信号 switch //测试使用按键表现选择信号，因只有8个LED ，而按键有16个，通过此信号来选 择是表现K1-K8 ，还是K9-K16 。 ); input wire clk_24m; 第1 页, 共6 页 input wire reset_n; output wire [3:0] Hline; input wire [3:0] Vline; output reg [7:0] ledline; input wire switch; /****************************************************************************** 24M 时钟分频，用于内部控制及计数等。 ******************************************************************************/ reg [14:0] count_div1; wire condition_732; //732 Hz 时钟信号。 always @ (posedge clk_24m or negedge reset_n) begin if(reset_n == 1b0) count_div1 = 15h0000; else count_div1 = count_div1 + 15h0001; end /****************************************************************************** condition_732: 732Hz时钟信号，高电平持续一个24MHz 时钟周期，其余时间为低电平。 ******************************************************************************/ assign condition_732 = count_div1[14:0]; //24MHz/2^15=732Hz 。 /****************************************************************************** 对输出IO轮流赋值，相当于分时，轮转速度要快。 ******************************************************************************/ reg [3:0] Hshift; always @ (posedge clk_24m or negedge reset_n) begin if(reset_n == 1b0) Hshift = 4h1; //初值为1，时刻都只有一个bit为高。 else if (condition_732 == 1b1) //采用732Hz时钟， 对IO赋值进行轮转。 Hshift = { Hshift[2:0],Hshift[3] }; //通过移位实现输出IO轮流赋值。 else; end assign Hline = Hshift; //赋值状态输出到按键信号线上。 /****************************************************************************** 按键输入的延迟去抖，每个按键输入检测8个24M时钟周期，都为高则表示有按键按下。 *********************************************************