b09622046 林钲育_ic构装技术与应用介绍.doc

電子電路佈線與構裝 報告 IC構裝技術與應用介紹(一) 通訊工程四甲 林鉦育 99.10.27 電子產品的基礎是IC，電子構裝製程的目的在賦予元件 一套組織架構，使其能發揮穩定的功能。 以為電子的製程而言，電子構裝屬於產品後段的製程技術，因此構裝技術常被認為僅止於積體電路製程技術的配角之一。 事實上構裝技術的範圍涵蓋廣泛，應用了物理、化學、機械、材料、電機等知識，也使用了金屬、陶瓷、高分子等各式各樣的材料，開發封裝技術的重要性不亞於製程技術與其他微電子相關技術，故世界各國莫不戮力研究，以求得技術領先地位。 以薄膜製程技術在係或砷化鎵等晶圓上製程的IC元件尺寸極小，結構也極為脆弱，因此必須使用一套方法將它們包裝起來，以防止在取至的過程中外力的破壞，或環境因素的破壞，避免物理性質的破壞和化學性質的侵蝕，確保訊號與能量的傳遞，使其發揮功能。因此，IC封裝即在建立IC元件的保護與組織架構，它始於IC晶片製程之後，包含IC晶片的黏結固定、電路聯線、結構封膠與電路版之結合、系統組合以至於產品完成之間的所有製程，其目的包含： (1)提供承載與結構保護的功能，保護IC裝置免於物理性的破壞或化學性質的侵蝕(2)提供能量的傳遞路徑與晶片的訊號分佈(3)避免訊號延遲的產生，影響系統的運作(4)提供散熱的途徑 封裝是以建立各層級間介面結合（Interconnection）為基礎的技術，其製程技術以五個不同層級區分：第零層級（晶片層級介面結合）--IC晶片上電路設計與製造。第一層級（單晶片或多晶片模組）--將IC晶片封裝於殼體中，並完成電路及密封保護的製程又稱為模組（Module）或晶片層級封裝（Chip-level Packages）第二層級（印刷電路板，PCB）--將第一層級封裝完成的元件組合於電路卡上的製程。第三層級（母板）--將數個電路版組合於主機板（Board）上成為次系統的製程。第四層級（電子產品）--將數個次系統組合成為一完整的電子產品（Gate）的製程。事實上最近的科技演進銲線接和（Wire Bonding）、捲帶式自動接和（Tape Automated Bonding，TAB）和覆晶接和（Flip Chip）將晶片直接組裝於電路版(COB)技術的發展趨勢，第一層級和第二層級封裝間的區分變得相當模糊通常（COB）稱之為1.5層級封裝。此外也可以利用IC元件的晶片數目、封裝材料來區分，亦或依照一些國際間標準化的相關機構所訂定統一的範，針對IC元件的封裝型態以引腳分佈型態、和電路版的接和方式或產品的外觀形貌、內部結構等相關特性分類。隨著產品設計的需求使用者目的的不同，IC元件不論在內部的功能設計、組合結構或外部的元件尺寸、封裝型態、插腳數目、腳距、引距形狀乃至於構裝技術等有顯著的變化這些變化如果沒有一個統一的規格，不但在於周邊設備上無法相互搭配，一些共通的技術上亦無法相互支援因此以美國電子器件工程聯合會JEDEC（Joint Electron Device Engineering Council） 及社團法人日本電子工程協會EIAJ（Electronic Industries Association of Japan）為中心，整合了相關的變化，替IC元件的定義訂定了標準化封裝的規範。若依材料的性質來分類可以分陶瓷封裝與塑膠封裝，陶瓷封裝優於散熱塑膠封裝則優於自動化、低成本、薄形化等。若依IC元件與電路版結合方式分類，可分為引腳插入型，與表面黏著型兩大類，若依引腳分佈型態劃分則可以分為單邊引腳、雙邊引腳、四邊引腳與底部引腳等四種引腳分佈型態。DIP PDIP元件乃由一具有倒賤價的模封塑膠體構成。PDIP發展出多樣的話的引腳，同時在分類上乃是依據在每排中相對平行的引腳跨距。在引腳數的發展限制上為8~64隻腳。 SIP SIP元件其設計的木地是為了提供在高密度狀態下記憶體晶片封裝保護工具。由於其引腳是設計座落於沿著封裝體的一側，在置放時可以並肩放置並更相近的堆疊在一起。在引腳數的發展限制上為12~30隻腳。 PGA PGA元件在高密度封裝上以佔有多年的優勢，其大部分被應用於高腳數、高功率極高效能的電腦上。在引腳的發展上可達68~256隻腳。 SOP SOP一般也稱為小外型積體電路IC。具多變的腳數和封裝體尺寸，同時亦發展出較小、較薄的封裝稱為TSOP(Thin Small Outkine Package)。在引腳的方展上具有1.27、1.0、0.8mm三種間距，腳數則為8~48隻。 SOJ SOJ乃是以導線架為主體的塑膠封裝，這類封裝元件在應用上主要拿來做DRAM。在引腳的發展上，其標準的腳距定義為50mils，腳數則為20~44隻。 PLCC PLCC乃是