8位MCU原理与架构.20091123.pptVIP

Proprietary Confidential ? 2009 Proprietary Confidential ? 2009 8位MCU原理及架构 Agenda： CPU的工作原理 8位MCU的系统架构 8位MCU软件编程 8位SOC的仿真验证 Chapter1: CPU的工作原理 CPU的内部结构 CPU总线概念 CPU存储器 中央处理:包括运算器和控制器 输入输出设备:包括通用IO,以及一些专用IO(PCI,USB,SATA,UART等) 存储器设备:包括易失性存储介质(SRAM)和非易失性存储介质(ROM,FLASH,EEPROM等) 时钟发生器:主要控制CHIP的clock产生,分频,以及clock开/关等 Chapter1: CPU的工作原理 CPU的内部结构 CPU总线概念 CPU存储器 CPU总线概念 地址总线(AB):一般为单向，用于传送地址信息，地址线的数目决定了可以寻址的存储空间，8位微处理器通常16根地址线，可以寻找64KB的存储单元 数据总线(DB):一般为双向，用于CPU与存储器，CPU与外设等传递数据 控制总线(CB):是计算机系统中所有控制信号的总称，在控制总线中传送的信息是控制信息 Chapter1: CPU的工作原理 CPU的内部结构 CPU总线概念 CPU存储器 CPU存储器分类 MASK ROM（只读存储器）：在ROM的制作中，利用光罩将记忆内容设定好，程序代码在wafer生产过程中，直接固化在芯片中，不可修改 SRAM（静态随机访问存储器） 动态RAM（动态随机访问存储器） OTP ROM：一次性可编程只读存储器 EEPROM：可檫除可编程只读存储器，电信号檫除，电信号编程 FLASH：闪存，电信号檫除，电信号编程 Agenda： 8位MCU的内部结构 核心资源:8位MCU中央处理器包括控制部件，算术运算单元ALU，累加器ACC，程序状态字PSW，堆栈指针SP，寄存器B，程序寄存器PC等 其他资源:一般在通用的MCU中集成了WDT，TIMER（定时器单元），CPU系统通过Rom Bus、Iram Bus、以及Ext Ram Bus与外部存储器交换数据，通过Ext Sfr Bus与系统集成设备交换数据，通过GPIO与外部设备交换数据 8位MCU的结构框图 附:8位MCU core接口定义 指令执行过程 控制部件将程序计数器PC中的内容，即第一条指令所在的存储单元0000H通过ROM Address BUS总线送到程序存储器的地址总线上，并产生读信号; 程序存储器通过地址译码将0000H所指向的内容取出放到ROM DATA BUS上; 由于指令的第一字节（E5）是操作码，不是操作数，控制部件根据ROM DATA BUS上的内容进行译码，译码后，知道该次操作为2字节指令，操作码后是的字节是操作数所在的存储单元地址，需要取出随后的字节; 控制部件指示程序计数器PC内容加1，并指向下一存储单元，即0001H，并给出读信号; 进入指令的执行阶段，第二个字节为操作数地址，控制部件将该地址送到IRAM Address Bus上，并给出读信号; IRAM的地址译码根据地址将所指向的内容送到IRAM Data Bus上; ACC根据IRAM Data Bus的内容更新其内容，到该步执行完成; 总线架构 Sfr Bus(特殊功能寄存器访问总线) 时序 Iram Bus(内部数据存储器访问总线) 时序 Program Ram/Extend Ram Bus（程序存储器总线）时序 Program存储体为异步接口（非同步ROM接口），需要几个周期返回数据：如EEPROM、FLASH等 Extend数据存储体为异步接口（非同步ROM接口），需要几个周期返回数据：如EEPROM、FLASH等 Program存储体和Extend数据存储体共用一块存储器，且该存储器为异步接口，需要几个周期返回数据：如EEPROM、FLASH等 Program Ram Bus和Extend Ram Bus扩展示意图 8位MCU其他资源 输入/输出接口 中断 定时器/计数器 看门狗 功耗模式 输入/输出接口,中断,定时器,看门狗 输入/输出接口:8位MCU有四组8位I/O口，即P0口，P1口，P2口，P3口，在一般情况下做可作为系统的GPIO; 中断:8位MCU的有5个中断源（外部中断0，外部中断1，定时器中断0，定时器中断1，串口中断）和4个中断优先级，5个中断源可对应多个中断请求，这个由系统决定，多个中断请求可使用同一个中断源，我们在系统设计中一般使用两个外部中断和一个串行中断作为中断扩展; 定时器/计数器:8位MCU需要对外部脉冲进行计数或每隔特定时间执行某一操