CMOS与比例加减运放(第七讲)2014.pptx

1 第二章 基本运算电路 § 2.1 基本逻辑门电路 § 2.2 TTL逻辑门电路 § 2.3 CMOS逻辑门电路 2.3.1 CMOS反相器 2.3.2 其它形式的CMOS逻辑门 2.3.3 CMOS三态门及传输门 § 2.4 集成运算运放电路 2 NMOS反相器 ui=“1” ui=“0” § 2.3 CMOS逻辑门电路 3 2.3.1 CMOS反相器 UCC S TP D TN A F 4 ui=0 u０=“１” 工作原理： 5 ui=１ u０=“０” 工作原理： 6 7 8 CMOS电路的优点 1. 静态功耗小。 2. 允许电源电压范围宽（318V）。 3. 扇出系数大，抗噪容限大。 9 2.3.2 其它形式的CMOS逻辑门 1. CMOS“与非”门 10 2. CMOS“或非”门 11 1. CMOS三态门 2.3.3 CMOS三态门及传输门 12 2. CMOS传输门 (Transmission Gate , TG) 13 第二章 基本运算电路 § 2.1 基本逻辑门电路 § 2.2 TTL逻辑门电路 § 2.3 CMOS逻辑门电路 § 2.4 集成运算运放电路 2.4.1 比例运算电路 2.4.2 加减运算电路 2.4.3 积分与微分电路 2.4.4 对数与指数电路 14 §2.4 集成运算运放电路 集成运放最早应用于模拟信号的运算，故此得名。集成运算放大电路目前仍是运放应用的一个重要领域，同时也是其它各种应用的基础。 当运算放大器工作在线性区时，能完成比例、加法、减法、积分和微分等运算。 本节所涉及的运算放大器工作在线性区，且只考虑理想运放，因此“虚短”和“虚断”成立。 15 理想运算放大器  理想运放的条件 1. 开环电压增益AVO=∞; 2. 输入电阻Ri =∞; 3. 输出电阻Ro=0; 4. 频带宽度BW=∞; 5. 共模抑制比KCMR=∞; 6. 失调、漂移和内部噪声为零。 主要条件 条件较难满足， 可采用专用运放 来近似满足。 16 理想运放的工作状态 1. 理想运放的同相和反相输入端电流近似为零 2. 理想运放的同相和反相输入端电位近似相等 （线性工作状态时） 虚断 虚短 在运算放大器处于线性状态时，可以把两输入端视为假想短路——简称虚短。 虚地 如将运放的同相端接地，即V+ =0，则V- =0,即反相端是一个不接“地”的“地”，称为虚地。 由于理想运放的输入电阻非常高，可以把两输入端视为等效开路——简称虚断。 17 Ao越大，运放的线性范围越小，必须在输出与输入之间加负反馈才能使其扩大输入信号的线性范围。 例：若UOM=12V，Ao=106， 则|ui|12V时，运放处于线性区。 线性放大区 运放工作在线性区时的特点 18 由于运放的开环放大倍数很大，输入电阻高，输出电阻小，在分析时常将其理想化，称其所谓的理想运放。 理想运放的条件 放大倍数与负载无关。分析多个运放级联组合的线性电路时可以分别对每个运放进行。 运放工作在线性区的特点 在分析信号运算电路时对运放的处理 19 分析运放组成的线性电路的出发点 20 2.4.1 比例运算电路 作用：将信号按比例放大。 类型：同相比例放大和反相比例放大。 方法：引入深度电压并联负反馈或电压串联负反馈。这样输出电压与运放的开环放大倍数无关，与输入电压和反馈系数有关。  21 i1= iF 1) 放大倍数 虚短 虚断 1、反相比例运算电路 结构特点：负反馈引到反相输入端，信号从反相端输入。 当RF=R1时，放大倍数为-1。 22 2) 电路的输入电阻 Ri=R1 R’ =R1 // RF uo 为保证一定的输入电阻，当放大倍数大时，需增大RF，而大电阻的精度差，因此，在放大倍数较大时，该电路结构不再适用。 23 例：求Au =? i1= i2 虚短 虚断 虚地 24 该放大电路，在放大倍数较大时，可避免使用大电阻。但R3的存在，削弱了负反馈。 25 2、同相比例运算电路 u-= u+= ui 反馈方式：电压串联负反馈。输入电阻高。 虚短 虚断 结构特点：负反馈引到反相输入端，信号从同相端输入。 虚断 26 同相比例电路的特点： 由于电压负反馈的作用，输出电阻小，可认为是0，因此带负载能力强。 由于串联负反馈的作用，输入电阻大。 27 3. 电压跟随器 结构特点：输出电压全部引到反相输入端，信号从同相端输入。电压跟随器是同相比例运算放大器的特例。 28 2.4.2 加减运算电路 作用：将若干个输入信号之和或之差按比例放大。 类型：同相求和和反相求和。 方法：引入深度电压并联负反馈或电压串联负反馈。这样输出电压与运放的开