第3章3中规模组合逻辑器件.pptVIP

1. 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 B A B A S + = 如用与非门实现最少要几个门? C = AB 逻辑图 2. 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 C S C B A 你能用74151\74138设计全加器吗? 用这两种器件组成逻辑函数产生电路,有什么不同? 于是可得全加器的逻辑表达式为 1. 串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，采用串行进位加法器运算速度不高。 二、多位数加法器 0 定义两个中间变量Gi和Pi ： Gi= AiBi 2. 超前进位加法器 1)提高运算速度的基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，而无需等待最低位的进位信号。 定义第i 位的进位信号（Ci ）： Ci= Gi＋Pi Ci-1 4位全加器进位信号的产生： C0= G0+P0 C-1 C1= G1+P1 C0 C1 = G1+P1 G0+ P1P0 C-1 C2= G2+P2 C1 C2 = G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2 = G3+P3 （G2+ P2 C1 )=G3+P3 G2+P3P2 C1 =G3+P3 G2+P3P2 (G1+ P1C0 ) C3 =G3+P3 G2+P3P2 G1+ P3P2 P1 (G0+ P0C-1) [Gi= AiBi Ci= Gi＋Pi Ci-1 2) 超前进位集成4位加法器74LS283 74HC283引脚图 74HC283逻辑框图 3) 超前进位加法器74LS283的应用 例1. 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 8421码输入 余3码输出 1 1 0 0 例2. 用74283构成将8421BCD码转换为余3码的 码制转换电路 。 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 例3. 用74X283构成一位8421BCD码的加法器 CS9= S3S2+S3S1 修正信号M=N+CS9=N+S3S2+S3S1 一、 1位数值比较器(设计) 数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。 输入：两个一位二进制数 A、B。 输出： F B A =1，表示A大于B F B A =1，表示A小于B F B A = =1，表示A等于B 3.8 数值比较器 1位数值比较器 B A = F B A B A = F B A AB B A + = F B A = 一位数值比较器真值表 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 FA=B FAB FAB B A 输 出 输 入 二、2 位数值比较器： 输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 比较两个2 位二进制数的大小的电路 当高位（A1、B1）不相等时，无需比较低位（A0、B0），高位比较的结果就是两个数的比较结果。 当高位相等时，两数的比较结果由低位比较的结果决定。 用一位数值比较器设计多位数值比较器的原则 真值表 0 0 1 0 1 0 1 0 0 A0 B0 A0 B0 A0 = B0 A1 = B1 A1 = B1 A1 = B1 0 1 0 × A1 B1 0 0 1 × A1 B1 FA=B FAB FAB A0 B0 A1 B1 输 出 输 入 FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 两位数值比较器逻辑图 FAB = (A1B1) + ( A1=B