01知识单元-半导体器件基础.DOC

第15章 时序逻辑电路 D1501 试设计一个同步十进制加法计数器。 解： （1）分析设计要求，画原始状态图N=10 （2）进行状态分配，确定触发器数n及类型，根据2n≥N=10如图（1）、（2）所示取n=4选用JK触发器，选择状态编码，选用8421编码，既取（按Q4Q3Q2Q1顺序）S0=0000，S1=0001，S2=0010，S3=0011，S4=0100，S5=0101，S6=0110，S7=0111，S8=1000，S9=1001。按照选用的编码画出状态图，如图（3）所示。 （3）求状态方程和输出方程，求状态方程，计数器的次态和输出都是现态的函数，而计数器的现态和次态又是由组成该计数器的各个触发器的现态和次态表示的。因此根据状态图即可画出次态和输出的卡诺图，从而求出状态方程和输出方程。如图（4）所示。1010～1111六种状态没有使用，正常工作时不会出现，所以可以当约束项处理。 由于选用的是JK触发器，其特性方程为Qn+1=J所以可将包含了因子和Qn的最小项分开进行合并，以便直接得到与特性方程相似的次态函数表达式，从而有利于下一步求驱动方程。 在图析（3）所示的卡诺图中，行和列正交处填的是计数器的次态，也即是组成该计数器的各个触发器的次态，排列顺序从左至右是。所以将它们分开即可得到、、、的卡诺图，进而利用图形法就能求出状态方程。 如图（a）、（b）、（c）、（d）的卡诺图： ， 如果注意到、、、在排列位置上的区别，亦可在计数器次态的卡诺图中，直接合并有关最小项求出状态方程，而不去画每一个触发器次态的卡诺图。 （4）求输出方程： 输出方程： C= 检查能否启动：由于1010～1111没有使用，是无效的，在合并最小项时当成了约束项，因此就有可能形成无效循环，使的设计出来得计数器不能自启动。所以在求出状态方程之后，应该分析一下这些无效状态的转换情况，如果在输入计数脉冲的操作下，回不到有效状态选择编码时已经使用了的状态，即不能自启动，则应重新选择编码，或者修改无效状态的次态使之能够返回有效状态（具体修改方法将在后面移为寄存器型自启动计数器的设计中介绍），或者采取其它措施解决，例如利用触发器的异步输入端强行置回有效状态等。能够自启动。 （5）求驱动方程： 将各个触发器的次态方程与特性方程比较，即求出驱动方程： J1=K1=1 （5）画逻辑电路图，如图（7）所示。 D1502 试设计一个移位式的十进制计数器。 解： （1）确定n，根据2n－1≥N=10取n=4 （2）画状态图，见下图（a）。 （3）选择有效循环： 选择有效循环，选用（b）。 （4）求反馈逻辑： 用D触发器，因为要求的是反馈逻辑，即最高位触发器Fn的驱动方程，所以只要画出最高位的次态Qn+1的卡诺图即可。 （5）画逻辑图： 画逻辑图（c）。无效状态转换情况，由分析可知，计数器不能自启动。 D1503 将T触发器转换成RS触发器。 解： （1）列使用表，见表（a）。 （2）画T的卡诺图，如图（b）。 （3）写驱动方程——转换逻辑 （4）画电路图，见图（c），触发器引入转换电路后，就成了RS触发器 D1504 分析图（a）所示电路是几进制计数器？能自启动？画出其时序图。 解： 驱动方程和输出方程： 状态方程： 状态转换真值表： 设Q3Q2Q1初态为000，状态转换图见图例（b）结论：电路是一个能自启动的同步六进制计数器。时序图（c）所示。 D1505 分析图例（a）所示电路是几进制计数器？画出其状态转换图和时序图。 解： 驱动方程、时钟方程和输出方程 ： 状态方程： [CP↓] ， [CP↓] ， [↓] 状态转换真值表： 设Q3Q2Q1初态为000，见表（a）： 触发器F3只有在由1跳变到0时（相当于Q2由0跳变1时）才动作。其它时刻，因无时钟，保持原状态不变。状态转换如图例（b）所示。 结论： 电路是一个能自启动的异步七进制减法计数器。时序图见图例（c）。 D1506 由四个主从JK触发器所构成的循环左移寄存器如图所示。设寄存器的初态为Q3Q2Q1Q0=1000。试对应CP脉冲画出Q3、Q2、Q1和Q0各端波形。 解： 1. 分析图示寄存器的接线特点：每个触发器的Q 和Q端分别接到下一个触发器的J和K端，而最后一个触发器的Q和Q端分别接到第一个触发器的J和K端。由于Q和Q端总是反相的，因此根据JK触发器的真值表可知，每输入一个CP脉冲后，JK触发器的状态与CP作用前的J端状态相同。 2. 根据上面的分析，再考虑主从结构触发器是CP脉冲下降沿触发翻转转以及寄存器的初始状态，可以画出寄存器的工作波形如图所示。由图可知，输入四个CP脉冲，该寄存器即返回初始