原创力文档- 1、本文档共74页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
数位逻辑设计与实习
數位邏輯設計與實習
ch04 組合邏輯電路設計
1
組合邏輯電路定義
2
組合邏輯電路設計步驟
由電路的規格， 決定所需的輸入與輸出的個
數 ，並且對每一個輸入與輸出安排一個變數
符號。
導出真值表並定義輸入與輸出間所需的關
係。
對每一個輸出求出以輸入變數為函數之簡化
的 布林函數 。
畫出邏輯圖，
3
組合電路種類
算術電路 (加法器、減法器、乘法器)
解碼器
編碼器
多工器
解多工器
比較器
數碼轉換器
同位元產生器／檢查器
4
加法器/減法器
1bit 加法器
1bit減法器
4bit 並加器(漣波加法器)
4bit 加減器
4bit 加減器有旗號指示
１位數 ＢＣＤ加法器
5
1bit加法器定義
半加器 :一位元與一位元相加, 不考慮進位
全加器 :一位元與一位元相加,考慮前一級
進位
6
半加器設計
Si= Σ(1,2)=Ai♁Bi A B Ci+1 S
i i i
Ci+i= Σ(3)=Ai*Bi 0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
7
全加器設計
8
全加器真值表
A B C C S
i i+1
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1
文档评论（0）