一、拟定指令系统.docVIP

一、拟定指令系统 指令系统是设计计算机的依据 ，拟定指令系统将涉及基本字长、指令格式、指令种类、寻址方式等内容。 1、基本字长： 程序设计平台中配置的存储器容量为256*8，可知道基本字长定为8位。 2、指令格式： 指令格式可有单字长和双字长指令两种，在双字长格式中，第二字节一般定义为操作数或操作数地址。 指令格式为： 7 4 3 2 1 0 操作码OP 源操作数 目的操作数 3、指令类型： 模型机有单操作数指令、双操作数指令和无操作数指令。 操作码OP共四位，最多可定义16条指令。 数据的传送单位为8位 数据的传送范围R→R R→RAM RAM→R 4、寻址方式： 由于指令较短，操作数字段仅两位，为了简化硬件设计，将操作数字段和目的操作数字段的寻址定义为不同的含义。 源操作数字段寻址方式 目的操作数寻址方式 00 R0 或R1 00 R1 01 （R0） 01 （R1） 10 I 10 I 11 D 11 D Ri表示操作数就在寄存器中 （Ri）表示操作数地址在寄存器中 I指令的第二个字节为操作数或称立即寻址 （D）指令的第二个字节为操作数的地址 源操作数使用R0或R1寻址 目的操作数R1寻址 确定总体结构 寄存器的设置： R0,R1为通用寄存器，8位。 IR为指令寄存器，8位。 PC程序计数器，8位。 MAR为地址寄存器，8位。2、加法器的设置： 采用8位带串行进位加法器。 3、选择器的设置： 连入A选择器的数据来源是RAM的读出数据和R0寄存器的数据。连入B选择器的数据来源是PC的数据和R1的数据。 4、数据通路： 数据通路的设计，在总体结构中是最重要的一个问题，模型机的数据通路是以总线为基础，以CPU为核心的。 信息的传送路径： 取指令： MA CPIR RAM→选择器A→Σ→BUS→IR 送指令地址： PB CPMAR PC→选择器B→Σ→BUS→MAR 指令计数器+1： PB C0 CPPC PC→选择器B→Σ→BUS→PC R0→R1： RA CRR1 R0→选择器A→Σ→BUS→R1 R1→RAM： RB WR R1→选择器B→Σ→BUS→RAM  总体结构框图： 逻辑设计： 总体结构设计之后，便开始总体结构中各部件的逻辑设计和部件之间的连接。 1、加法器的逻辑设计： 模型机中的加法器是由二个四位全加器构成，全加器之间采用简单的串行进位。见附录中图表1、5、6。 2、选择器的设计： 选择器A和选择器B的结构形式一样，在EN和S0的控制下，分别选择R0的或R1的数据通过选择器，进入加法器。选择器使用MUX82E，其符号和真值表见附录。 3、寄存器的设计： 不带复位的寄存器： 结构中R0，R1通用寄存器，可存入操作数或结果、中间结果，每个寄存器均由8个D触发器构成。在CPRi的作用下接收总线的数据送入寄存器，输出连入选择器。指令寄存器IR其结构同通用寄存器。逻辑图如附录图表4所示。 带复位的寄存器： 结构中MAR地址寄存器是一个带复位的寄存器，带复位是指当有复位信号时，MAR清零。逻辑图如附录图表3所示。 程序计数器的设计： PC加1是通过加法器实现的。 复位信号RET的作用是有复位信号时，计数器PC清零。 部件之间的连接： 由系统结构可看出，部位之间的连接是采用以CPU为中心的总线连接方式。加法器的输出通过总线BUS连接到所有寄存器和存储器的输入端，除指令寄存器IR和地址寄存器MAR的输出端外，其他部件的输出端分别送入选择器A和选择器B。 四、确定控制方式 控制命令是确定信息的流向，不同的数据通路需要不同的控制指令。即组合逻辑方式和微程序方式，模型机采用微程序方式。微程序的执行方式采用增量、垂直方式。 1、微程序控制器的结构： 微程序控制器由微地址计数器、微程序存储器、微指令寄存器、译码器等组成。 2、微程序控制器的时序： 微程序控制器的时序如图所示： P脉冲的低电平用做控制存储器读命令μRD P脉冲的上升边沿将读出的微指令μIR P的上升边沿将形成的后继地址送微程序计数器μPC，同时将运算结果（总线的数据）送指定的寄存器。 3、微指令格式： 微指令字长共16位，即μIR15-μIR0。 （1）微指令字段定义： A选择控制器：μIR15-μIR14 0 0 备用 0 1 RA 1 0 MA 1 1 备用 B选择控制器：μIR13-μIR12 0 0 备用 0 1