- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第2章 微处理器结构 教学重点 CPU组成和工作原理 最小模式下基本引脚功能 8086的存储器组织 最小系统和最小模式下的总线时序 2.1 8086CPU的内部结构 8086CPU外部具有16根数据总线,可并行传送16位数据信息; 它具有20根地址总线,能直接寻址220=1MB内存空间; 用低16位地址线访问I/O端口,可以访问216=64K个I/O端口。 8088 与8086的结构和功能基本相同,8088外部数据线只有8根,指令队列只有4位。 2.1.1 8086CPU内部结构及工作过程 1.8086CPU内部结构 从功能上来看,8086/8088CPU可分为两部分,即总线接口部件BIU(Bus Interface Unit)和执行部件EU(Execution Unit)。 结构框图 (1) 总线接口部件(BIU) 功能:负责与存储器及I/O接口之间的数据传送操作。 (1)从内存取指令送到指令队列。 (2)CPU执行指令时,到指定的位置取操作数,并将其送至要求的位置单元中。 组成:它由①段寄存器(DS、CS、ES、SS)、②16位指令指针寄存器IP(指向下一条要取出的指令代码)、③20位地址加法器(用来产生20位地址)和④6字节(8088为4字节)指令队列缓冲器组成。 总线接口部件的组成: (1)四个段地址寄存器 CS,16位代码段寄存器; DS,16位数据段寄存器; ES,16位附加段寄存器; SS,16位堆栈段寄存器。 (2)16位指令指针寄存器IP(PC)。 (3)20位的地址加法器。 (4)六字节的指令队列缓冲器。 (2) 执行部件(EU) 功能:负责指令的执行。 (1)从指令队列中取出指令。 (2)对指令进行译码,发出相应的控制信号。 (3)接收由总线接口送来的数据或发送数据至接口。 (4)进行算术运算。 (1)4个通用寄存器AX、BX、CX、DX。 四个通用寄存器都是16位或作两个8位来使用。 (2)4个专用寄存器 SP------堆栈指针寄存器 BP------基址指针寄存器 DI-------目的变址寄存器 SI------- 源变址寄存器 (3)算术逻辑单元ALU 完成8或16位二进制算术和逻辑运算,计算偏移量。 (4)数据暂存寄存器 协助ALU完成运算,暂存参加运算的数据。 (5)执行部件的控制电路 从总线接口的指令队列取 2.8086CPU的工作过程 (1)20位地址形成,并将从该地址指定的单元中取出指令字节,依次放入指令队列中。 (2)当指令队列中有2个空字节时,总线接口部件就会自动取指令至队列中。 (3)执行部件从指令队列队首取出指令代码,执行该指令。 (4)当队列已满,执行部件又不使用总线时,总线接口部件进入空闲状态。 (5)执行转移指令、调用指令、返回指令时,先清空队列内容,再将要执行的指令放入队列中。 8088的指令执行过程 2.1.28086CPU内部寄存器 1.数据寄存器 8086/8088有4个16位的通用寄存器(AX、BX、CX、DX)。 可以存放16位的操作数,也可分为8个8位的寄存器(AL、AH;BL、BH;CL、CH;DL、DH)来使用。 其中AX称为累加器, BX称为基址寄存器, CX称为计数寄存器, DX称为数据寄存器, 这些寄存器在具体使用上有一定的差别 。 2. 地址指针和变址寄存器 系统中有两个16位的地址指针寄存器SP和BP 其中SP是堆栈指针寄存器,由它和堆栈段寄存器SS一起来确定堆栈在内存中的位置; BP是基数指针寄存器,通常用于存放基地址。 系统中有两个16位的变址寄存器SI和DI 其中SI是源变址寄存器, DI是目的变址寄存器, 都用于指令的变址寻址方式。 3.段寄存器 系统中共有4个16位段寄存器,即代码段寄存器CS、数据段寄存器DS、堆栈段寄存器SS和附加段寄存器ES。这些段寄存器的内容与有效的地址偏移量一起,可确定内存的物理地址。通常CS划定并控制程序区,DS和ES控制数据区,SS控制堆栈区。 4.指令指针寄存器 IP是指令指针寄存器,用来控制CPU的指令执行顺序 它和代码段寄存器CS一起可以确定当前所要取的指令的内存地址。顺序执行程序时,CPU每取一个指令字节,IP自动加1,指向下一个要读取的字节;当IP单独改变时,会发生段内的程序转移;当CS和IP同时改变时,会产生段间的程序转移。 5.标志寄存器PSW 8086/8088内部标志寄存器的内容,又称为处理器状态字PSW。其中共有9个标志位,可分成两类:一类为状态标志,一类为控制标志。 状态标志表示前一步操作(如加、减等)执行以后,ALU所处的状态,后续操作可以根据这些
您可能关注的文档
最近下载
- 2025至2030中国塑胶地板行业深度调研及前景趋势与投资发展报告.docx VIP
- 青鸟消防JBF-21SF-C系列主机说明书.pdf
- HT200电气原理图设计1.doc VIP
- Q/GDW+13053.25—2018++35-750并联电容器成套采购标准(第25部分:110(66)kV变电站10kV-6000kvar-12%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
- Q/GDW+13053.27—2018++35-750并联电容器成套采购标准(第27部分:220kV变电站10kV-8000kvar-12%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
- Q/GDW+13053.37—2018++35-750并联电容器成套采购标准(第37部分:330kV变电站35kV-40Mvar-12%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
- Q/GDW+13053.38—2018++35-750并联电容器成套采购标准(第38部分:500kV变电站35kV-60Mvar-5%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
- 柴油机发电机调试记录表格.docx VIP
- Q/GDW+13053.39—2018++35-750并联电容器成套采购标准(第39部分:500kV变电站35kV-60Mvar-12%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
- Q/GDW+13053.41—2018++35-750并联电容器成套采购标准(第41部分:220kV变电站66kV-10Mvar-12%电抗率框架式并联电容器成套装置专用技术规范).pdf VIP
文档评论(0)