LCD电路原理技术培训教材剖析.ppt

T560K LCD MONITOR概述 INVERTER 原理 二、Gmzan1总方框图 三、取样时钟（SCLK）生成电路方框图 四、数据通道方框 五、LCD PANEL 开启控制时序 主扳供电电路 MCU电路原理图 Gmzan1相关电路 源时序TIMING生成检测。 当它收到一个信号（R G B 以及同步信号）后，源TIMING计算单元(STM)会用信号和TCLK来作为参 考，计算行、场的 TIMING。通过对每个参数的取样，得出水平方向的最大值，和最小值，计算的值 每一行都会更新根据行的参 数值求得出场的参数。行同步输入信号的边缘值用来检查场同步输入 信号的极性。 中断请求事件 说明 Timing 事件 以下三者之一： ① 场同步输入信号的触发沿 ② Panel 行的计数器 (可编程控制), ③ 每 10ms 三者不能两两同时出现 Timing 变化 以下三者之一： ① 无信号 ② DDS 超出极限错误 ③ 行、场信号变化超出了极限 极限值可编程控制 ④ 输入信号TIMING计算 输入的数据由模数转换器输向源TIMING产生器（STG）模块。STG模块定义1 个图像抓取窗口，并且发 送到数据通道模块。输入TIMING计算模块包括：源TIMING 计算（STM）模块和中断请求（IRQ）控制器， 输入TIMING的参数是由STM模块计算储存在寄存器中。 中断请求控制器：某些输入的TIMING条件能使GMZAN1芯片产生中断。 中断产生条件 ⑤ 主机接口 GMZAN1的微处理器接口有两种操作模式：GMB120兼容模式和一个4BIT 串行接口模式。 GMB120兼容4信号模式由一个数据位(HDATAO),一个画面同步信号(HFS)，一个时钟信号(HCLK)和一个 中断请求信号（IRQ）组成，当MFB6(U200(106)PIN)未接一个下拉电阻时进入这个模式(即R317NC时） 本机即不为此模式。 4-bits串行接口模式：该模式下每个时钟沿有4个数据位，当MFB6（Pin106）接一个下拉电阻（OΩ） 时，进入这个模式。在此模式下，一个复位脚拉低时设置芯片到一个已知状态。当CVDD稳定之后(CVDD 是PANEL/存储器电源+3.3V)RESETn必须保持“L”电平至少100ns，以便复位芯片到已知状态，另此时 MFB9～7用于HDATA3-1，(99)PIN的HDATA用于HDATAO,本机属于4bit串行接口模式。 ⑥??数据通道 它包含缩放过滤器、GAMMA控制调整、数据消抖、R/G/B偏置、OSD发生器。作用是对取样8Bit的 R/G/B 数据信号进行插补缩放处理、亮度、对比度、色温等调整，最终输出能被PANEL接受的最大解析度模式。 ⑦ 主板输入接口 主板提供一个15脚的连接器用于与PC连接，作为显示信号输入端口，如下图19，其各PIN 定义参考见 下表 PIN MNEMONIC SIGNAL 1 RV 红色信号 2 GV 绿色信号 3 BV 蓝色信号 4 NC 没有 5 GND 接地 6 RG 红色接地 7 GG 绿色接地 8 BG 蓝色接地 9 +5 V +5 V电源 (从 PC来) 10 SG 同步地 11 NC None 12 SDA I2C总线 13 HS 行同步 14 VS 场同步 15 SCL I2C总线 图 19 源时钟恢复电路描述 GMZAN1(显示图形处理器）时钟恢复电路部分功能说明。 1、取样时钟（SCLK)生成电路方框图见（20） 取样时钟（SCLK）回路锁定于输入信号的行同步信号，经取样相位延迟和直接数字时钟合成器 （DDS)跟踪调节及模拟锁相（PLL)及(VCO)生成取样时钟（SCLK)信号，其信号在每一行同步信号输入 的上升沿产生反馈信号，取样时钟信号的频率范围是10-135MHZ。 2、晶振时钟（TCLK）生成 晶振时钟是由U201振荡器直接生成50MHZ 、TCLK输入GMZAN1的PIN141脚，生成RCLK作为参照时钟。 3、参照时钟（RCLK)生成 参照时钟（RCLK)是由输入的TCLK经过模拟锁相（PLL)及（VCO)和比例因子生成RCLK,作为取样时 钟（SCLK）的参照时钟。 4