- 1、本文档共40页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
N阱CMOS芯片设计剖析
微电子技术综合实践 N阱CMOS芯片的设计 一.设计指标要求 1.任务:n阱CMOS芯片制作工艺设计 2.特性指标要求: n沟多晶硅栅MOSFET:阈值电压VTn=0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V,漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥2mS, 截止频率fmax≥3GHz(迁移率μn取600cm2/V·s) p沟多晶硅栅MOSFET:阈值电压VTp= -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V,漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥20V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz(迁移率μp取220cm2/V·s) 3. 结构参数参考值: p型硅衬底的电阻率为50 cm; n阱CMOS芯片的n阱掺杂后的方块电阻为690/□,结深为5~6m; pMOS管的源、漏区掺杂后的表面浓度11020cm-3,结深为0.3~0.5m; nMOS管的源、漏区掺杂后的表面浓度11020cm-3,结深为0.3~0.5m; 场氧化层厚度为1m;垫氧化层厚度约为600 ?;栅氧化层厚度为400 ?; 氮化硅膜厚约为1000 ?;多晶硅栅厚度为4000 ~5000 ?。 4.设计内容 (1)MOS管的器件特性参数设计计算; (2)薄膜加工工艺参数计算:分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(要求给出具体温度、时间或流量、速度等),并进行结深或掩蔽有效性的验证; (3)确定n阱CMOS芯片制作的工艺实施方案(包括所设计的结构参数、制作工艺流程、工艺方法、工艺条件及预期的结果)。 二.MOS器件特性分析MOS器件特性分析 2.PMOS参数设计与计算 三.工艺流程分析 1.衬底制备:CMOS集成电路通常制造在尽可能轻掺杂硼的P型(100)衬底上以减小衬底电阻,电阻率50Ω·cm。采用(100)晶向衬底是因为MOSFET工作电流为表面多子漂移电流,所以与载流子的表面迁移率有关,(100)的界面态密度最低,其表面迁移率最高,使得MOSFET可以有高的工作电流。 2.初始氧化:N阱区掩蔽氧化介质膜的厚度取决于注入和退火的掩蔽需要。采用干氧-湿氧-干氧的方法。干氧氧化层结构致密,与光刻胶粘附性好,光刻质量好。湿氧来生长氧化层。氧化机理:高温下,氧气与硅接触,氧气分子与其表面的硅原子反应生成SiO2起始层。由于起始氧化层会阻碍氧分子与Si表面的直接接触,其后的继续氧化是负氧离子扩散穿过已生成的SiO2向Si侧运动,到达SiO2-Si界面进行反应,使氧化层加厚。 3.阱区光刻:采用典型的常规湿法光刻工艺,包括涂胶、前烘,曝光,显影、坚膜,腐蚀,去胶;阱区光刻的工作目的是光刻出N阱区注入窗口。氧化层的刻蚀用HF与SiO2反应。 4.N阱注入:N阱注入是该N阱硅栅COMS集成电路制造工艺流程序列中的第一次注入掺杂。工艺要求是形成N阱区。 5.扩散,达到N阱所需阱深。 6.剥离阱区氧化层形成N阱。 7.生长SiO2,消除Si-Si3N4界面应力,第二次氧化。 8.LPCVD制Si3N4介质层。氨化反应,反应剂:硅烷SiH4/二氯二氢硅SiH2Cl2/四氯化硅SiCl4和氨气. 9.有源区光刻:第二次光刻。分别采用热H3PO4和HF刻蚀Si3N4和SiO2。 10.场区氧化:有源区以外统称为场区,金属连线主要分布在场区。MOS晶体管之间就是靠场区的厚氧化层隔离。由于场区和有源区的氧化层厚度差别较大,为了避免过大的氧化层台阶影响硅片的平整度,进而影响金属连线的可靠性,MOS集成电路中采用硅的局部氧化方法即LOCOS工艺形成厚的场氧化层。场区氧化采用湿氧氧化,特点速度快。 11.光刻法去除氮化硅和SiO2,第三次光刻。刻蚀后注入B调整阈值电压。 12.栅氧化:采用干氧氧化,结构致密,均匀,重复性好。作为CMOS中的绝缘层,用来把CMOS栅极与下方源极、漏极以及源漏极间导电沟道隔离开来的氧化介质层。 13.淀积多晶硅(CVD多晶硅薄膜工艺,硅烷两步分解):目前MOS晶体管大多采用高掺杂的多晶硅作为栅电极,简称为硅栅。硅栅工艺也叫做自对准工艺。因为多晶硅耐高温,可以经受离子注人后的退火激活温度,所以硅栅工艺是先制作好硅栅,然后以栅极图形为掩蔽进行注人,在栅极两侧形成源、漏区,实现了源-栅-漏自对准。 14.光刻多晶硅,第四次光刻,形成P沟MOS管和N沟MOS管的多晶硅,形成欧姆接触。 15.光刻N沟MOS管区域胶膜,第五次光刻。 16.在N沟MOS管区域注入磷,形成MOS管源区、漏区。为了有效的防止短沟道效应,在集成电路制造工艺中引入了轻掺杂漏工艺(LDD),当然这一步的作用不止于
文档评论(0)